摩爾定律的放緩并非計(jì)算的終點(diǎn)，而是開啟了以架構(gòu)創(chuàng)新為核心的“超越摩爾”時(shí)代。其中，CMOS 2.0 和 Chiplet（芯粒）技術(shù) 正與人工智能（AI）發(fā)生深度化學(xué)反應(yīng)，從底層物理到系統(tǒng)架構(gòu)，重塑著AI算力的生產(chǎn)與交付方式。以下是它們?cè)谖磥?lái)AI場(chǎng)景中的具體落地可能性分析。

一、 CMOS 2.0：為AI計(jì)算注入物理層面的澎湃動(dòng)力

CMOS 2.0代表了一系列前沿的晶體管和集成技術(shù)，其核心目標(biāo)是解決AI計(jì)算在能效、算力密度和集成度上的根本性瓶頸。

落地場(chǎng)景分析：

1. 云端AI訓(xùn)練集群：能效革命

場(chǎng)景：運(yùn)行萬(wàn)億參數(shù)大模型（如GPT、Gemini）訓(xùn)練的超大規(guī)模數(shù)據(jù)中心。

方案：采用背面供電網(wǎng)絡(luò)（BSPDN） 和堆疊納米片（GAA）晶體管的AI加速器芯片。

價(jià)值：

• BSPDN將擁擠的供電線路移至芯片背面，為正面騰出更多空間布設(shè)計(jì)算單元之間的互聯(lián)線路，顯著提升計(jì)算密度和運(yùn)行頻率，直接加速矩陣乘法等核心AI運(yùn)算。

• GAA晶體管提供卓越的柵極控制能力，大幅降低漏電，將能效比（TOPS/W）提升到一個(gè)新高度。對(duì)于7 x 24小時(shí)運(yùn)行的訓(xùn)練集群，這意味著驚人的電費(fèi)節(jié)省和碳排放降低。

可能性：（極高）

臺(tái)積電、英特爾等巨頭已明確將BSPDN和GAA納入其2nm及以下技術(shù)節(jié)點(diǎn)，未來(lái)1-3年內(nèi)，頂級(jí)AI芯片必將采用這些技術(shù)。

2. 邊緣AI與自動(dòng)駕駛：性能與可靠性的平衡

場(chǎng)景：自動(dòng)駕駛汽車的感知計(jì)算、智能攝像頭的實(shí)時(shí)視頻分析、AR/眼鏡的端側(cè)AI處理。

方案：基于鍺（Ge）或三五族化合物（如InGaAs） 通道的晶體管，或3D堆疊集成的傳感器-處理器單元。

價(jià)值：

• 新材料通道提供更高的載流子遷移率，意味著在相同功耗下速度更快，或在相同性能下功耗極低，極大延長(zhǎng)邊緣設(shè)備的電池續(xù)航。

• 3D堆疊可將圖像傳感器、內(nèi)存和AI處理器直接垂直堆疊，創(chuàng)建超緊湊、高帶寬的“感知-計(jì)算”模塊。數(shù)據(jù)無(wú)需長(zhǎng)距離傳輸，延遲極低，功耗更小，非常適合對(duì)尺寸和實(shí)時(shí)性要求嚴(yán)苛的場(chǎng)景。

可能性：（高）

雖然新材料成本較高，但在高端汽車電子和特定工業(yè)領(lǐng)域，其對(duì)性能和安全性的提升足以 證明成本的合理性。3D堆疊已在高端手機(jī)攝像頭中應(yīng)用，向更復(fù)雜的AI處理單元擴(kuò)展是自然演進(jìn)。

3. 新興AI范式：類腦計(jì)算與存內(nèi)計(jì)算

場(chǎng)景：運(yùn)行脈沖神經(jīng)網(wǎng)絡(luò)（SNN）或基于存內(nèi)計(jì)算（Computing-in-Memory）架構(gòu)的低功耗AI推理。

方案：利用新材料的特性構(gòu)建憶阻器（Memristor）、相變存儲(chǔ)器（PCM） 等新型非易失器件，實(shí)現(xiàn)存算一體。

價(jià)值：

徹底打破“內(nèi)存墻”，將計(jì)算發(fā)生在數(shù)據(jù)存儲(chǔ)的位置，極大減少數(shù)據(jù)搬運(yùn)的能耗（這是傳統(tǒng)馮·諾依曼架構(gòu)的主要能耗來(lái)源）。特別適合對(duì)能效要求極致的物聯(lián)網(wǎng)和邊緣AI應(yīng)用。

可能性：（中長(zhǎng)期）

目前處于研究和原型階段，是CMOS 2.0為未來(lái)AI準(zhǔn)備的“殺手锏”技術(shù)之一。

二、 Chiplet技術(shù)：打造靈活、高效、專屬的AI算力引擎

Chiplet技術(shù)將大型單片芯片分解為小型芯粒，并通過(guò)先進(jìn)封裝集成，其核心價(jià)值在于靈活性、可擴(kuò)展性和經(jīng)濟(jì)性。

落地場(chǎng)景分析：

1. 定制化AI訓(xùn)練與推理芯片

場(chǎng)景：云服務(wù)商（如阿里云、Azure）或大型互聯(lián)網(wǎng)公司（如Meta、Google）為自己特定的AI工作負(fù)載定制芯片。

方案：采用“通用I/O Chiplet + 專用計(jì)算Chiplet”的模式。例如，一個(gè)基板集成：1個(gè)基于先進(jìn)制程的AI計(jì)算芯粒（負(fù)責(zé)矩陣運(yùn)算）、1個(gè)基于成熟制程的SRAM/ HBM 內(nèi)存芯粒、1個(gè)負(fù)責(zé)通信的IO芯粒。

價(jià)值：

• 性能最優(yōu)：為計(jì)算核心采用最昂貴的5nm/3nm工藝，為其他部分采用成本更低的工藝，實(shí)現(xiàn)最佳性價(jià)比。

• 快速迭代：若要升級(jí)AI核心，只需重新設(shè)計(jì)該Chiplet，無(wú)需重構(gòu)整個(gè)芯片，極大縮短研發(fā)周期和成本。

• 靈活組合：可根據(jù)不同模型的需求（如更多內(nèi)存或更強(qiáng)算力）靈活調(diào)整芯粒組合。

可能性：（現(xiàn)已發(fā)生）

AMD的MI300X、英特爾的首代Gaudi 3均已采用Chiplet設(shè)計(jì)。未來(lái)這將成為大型AI芯片的絕對(duì)主流。

Gaudi 3 處理器高層架構(gòu)

2. 異構(gòu)集成與多模態(tài)AI

場(chǎng)景：機(jī)器人、自動(dòng)駕駛汽車需要同時(shí)處理視覺、激光雷達(dá)、語(yǔ)音等多種傳感器數(shù)據(jù)的“多模態(tài)AI”。

方案：封裝內(nèi)集成：GPU Chiplet（處理通用并行計(jì)算）、NPU Chiplet（高效執(zhí)行神經(jīng)網(wǎng)絡(luò)）、DSP Chiplet（處理信號(hào)）、FPGA Chiplet（提供硬件可重構(gòu)性）。

價(jià)值：

為復(fù)雜的多模態(tài)任務(wù)提供“一站式”計(jì)算解決方案，不同任務(wù)由最擅長(zhǎng)的單元處理，數(shù)據(jù)在封裝內(nèi)高速交互，效率遠(yuǎn)高于板級(jí)集成。

可能性：（高）

隨著UCIe等互聯(lián)標(biāo)準(zhǔn)成熟，不同廠商的芯粒得以互連，將加速這一場(chǎng)景的實(shí)現(xiàn)。

3. 普惠AI與降低創(chuàng)新門檻

場(chǎng)景：AI初創(chuàng)公司或科研機(jī)構(gòu)需要特定的小眾AI加速器。

方案：從第三方IP供應(yīng)商購(gòu)買成熟的AI計(jì)算、內(nèi)存管理、互聯(lián)等Chiplet，像搭樂(lè)高一樣組合成自己的芯片設(shè)計(jì)方案，然后交由晶圓廠封裝測(cè)試。

價(jià)值：

無(wú)需投入數(shù)十億美元自建完整芯片設(shè)計(jì)團(tuán)隊(duì)和流片，極大降低了開發(fā)專用AI芯片的門檻和風(fēng)險(xiǎn)，將催生一個(gè)繁榮的“芯粒市場(chǎng)”，激發(fā)創(chuàng)新。

可能性：（中期）

取決于Chiplet生態(tài)系統(tǒng)（標(biāo)準(zhǔn)、IP供應(yīng)商、設(shè)計(jì)服務(wù)）的成熟度，但這是必然趨勢(shì)。

融合與展望：AI驅(qū)動(dòng)的正向循環(huán)

更重要的是，CMOS 2.0、Chiplet和AI之間正在形成一個(gè)正向循環(huán)：

• AI驅(qū)動(dòng)設(shè)計(jì)：利用AI算法來(lái)優(yōu)化CMOS 2.0的復(fù)雜制造工藝參數(shù)，并自動(dòng)化完成極其復(fù)雜的Chiplet芯片布局布線（P&R）和3D堆疊散熱設(shè)計(jì)。

• 更好的硬件驅(qū)動(dòng)AI進(jìn)步：由這些新技術(shù)打造的強(qiáng)大、高效、專屬的硬件，反過(guò)來(lái)又賦能更大、更復(fù)雜的AI模型，推動(dòng)人工智能本身向前

總結(jié)：

CMOS 2.0從物理層面夯實(shí)了AI計(jì)算的能效基石，而Chiplet則從系統(tǒng)架構(gòu)層面解放了AI算力的靈活性。它們的結(jié)合，使得計(jì)算能力不再是一種標(biāo)準(zhǔn)化、同質(zhì)化的商品，而是可以像水電一樣，按需定制、高效交付的基礎(chǔ)資源。這場(chǎng)深度融合，正在為我們開啟一個(gè)真正智能普惠的未來(lái)。

< 奇普樂(lè) · 往期文章 >