對(duì)于剛?cè)胄械姆庋b設(shè)計(jì)工程師（Package Design Engineer）而言，最常遇到的設(shè)計(jì)問題往往集中在結(jié)構(gòu)理解、Design Rule 應(yīng)用、信號(hào)與熱仿真意識(shí)不足、以及工藝與設(shè)計(jì)的脫節(jié)這幾個(gè)方面小編按階段和類型系統(tǒng)梳理如下：

一、封裝結(jié)構(gòu)與初期規(guī)劃問題（Floorplan / Die Placement）

1. Die 尺寸與 Pad Ring 不匹配
   → 導(dǎo)致 Bond Wire 拱高過大、交叉或短路風(fēng)險(xiǎn)。
   → 新人往往忽略 die edge clearance、corner chamfer、bond finger offset 等要求。

2. IO 分布不均勻
   → 導(dǎo)致布線擁塞或 RDL 難以收斂。
   → 需在 early stage 就進(jìn)行 IO grouping 與 functional block mapping。

3. 忽略散熱路徑規(guī)劃
   → 封裝底部缺乏熱通道（例如 GND Pad 區(qū)域不足或無 exposed pad）。
   → 建議在 floorplan 初期定義好 thermal via 區(qū)域或金屬 slug。

1. Pad Pitch 與 Bond Finger Pitch 不匹配
   → 導(dǎo)致無法滿足最小 wire angle、間距或跨層 wire 限制。
   → 應(yīng)在設(shè)計(jì)前明確封裝廠 bonding 規(guī)則（如 min loop height、wire dia、pitch）。

2. 未考慮金線交叉或 Wire Sweep 風(fēng)險(xiǎn)
   → 特別是在雙排或多 die bonding 時(shí)。
   → 需使用 bonding 仿真（如 Ansys Q3D）或?qū)嶋H可制造性驗(yàn)證。

3. 未區(qū)分電源 / 信號(hào) / GND Pad 的布線優(yōu)先級(jí)
   → 導(dǎo)致回流路徑差、SI 問題。
   → 需在設(shè)計(jì)初期區(qū)分 power domain 并優(yōu)化布局。

1. Ball Map 未考慮客戶板端走線方向或 via 限制
   → 導(dǎo)致后續(xù) PCB Layout 難度增加。
   → 建議與系統(tǒng)設(shè)計(jì)團(tuán)隊(duì)協(xié)同定義 signal escape routing pattern。

2. Via Pitch / Stack-up 不滿足基板廠能力
   → 設(shè)計(jì)超出制造能力（例如 blind via aspect ratio、trace width/space）。
   → 必須在設(shè)計(jì)初期確認(rèn) substrate DRC rule（BT vs ABF）。

3. Power/GND Distribution 不均衡
   → PI 分析不通過，出現(xiàn)電源完整性波動(dòng)。
   → 可通過多層 power plane、stitch via 優(yōu)化。

1. 缺少 early-stage 仿真意識(shí)
   → 設(shè)計(jì)完成后才發(fā)現(xiàn) SI 反射、串?dāng)_問題。
   → 建議在 die–package–board 聯(lián)合仿真階段驗(yàn)證走線模型。

2. Thermal 模型簡(jiǎn)化過度
   → 使用均勻材料參數(shù)而忽略金線、mold compound 的熱路徑差異。
   → 應(yīng)采用詳細(xì)層疊結(jié)構(gòu)（stack-up）與實(shí)際功耗分布進(jìn)行熱分析。

3. 未考慮共模干擾或 return path continuity
   → 特別在高速接口（如 DDR、SerDes）封裝中容易出錯(cuò)。

1. 設(shè)計(jì)超出封裝廠能力（如 min via、trace、mask gap）
   → DFM 審核不通過，需反復(fù)修改。
   → 新人應(yīng)學(xué)會(huì)解讀封裝廠 Design Rule Document（DRD）。

2. 忽略 Assembly 過程中的 warpage、void、delamination 風(fēng)險(xiǎn)
   → 特別是在厚封裝或大尺寸 BGA 中。
   → 可通過仿真或材料選擇提前評(píng)估。

3. 未考慮后段測(cè)試（ATE/Socket）需求
   → Ball map 設(shè)計(jì)與測(cè)試探針 pitch 不兼容，導(dǎo)致額外 tooling 成本。

1. 未按規(guī)范提交設(shè)計(jì)文件（如 APD 數(shù)據(jù)、Gerber、ODB++、bonding diagram）

2. 缺少版本管控與變更記錄
   → 常見于多次迭代項(xiàng)目，易導(dǎo)致版本混亂。

3. 忽略 Design Rule / Checklist 審核流程
   → 造成早期問題延后暴露。

• 早期階段多問：與 substrate fab、bonding house、hardware team 建立溝通渠道。

• 多驗(yàn)證：任何異常的走線、角度或材料假設(shè)，都應(yīng)用仿真驗(yàn)證。

• 重文檔與規(guī)范化：保持設(shè)計(jì)可追溯性。

• 理解“量產(chǎn)導(dǎo)向”：不僅設(shè)計(jì)能跑通，更要確保可制造、可良率控制、可成本優(yōu)化。

  歡迎加入半導(dǎo)體學(xué)習(xí)社區(qū)，每天了解一點(diǎn)知識(shí)。

  歡迎加入行業(yè)交流群，備注崗位+公司，請(qǐng)聯(lián)系老虎說芯