數(shù)字實現(xiàn)EDA是電子設(shè)計自動化領(lǐng)域的核心環(huán)節(jié)，它涉及將電路設(shè)計中的元件在物理空間中精確放置，并通過導(dǎo)線連接，以實現(xiàn)電路功能。芯行紀(jì)憑借前瞻性的技術(shù)布局與自主研發(fā)創(chuàng)新實力，迅速崛起成為國產(chǎn)數(shù)字視線EDA領(lǐng)域的中堅力量，有力推動著國產(chǎn)EDA發(fā)展進程。

在ICCAD 2025大會上，芯行紀(jì)銷售副總裁陶然圍繞AI與EDA的深度融合趨勢展開剖析，并系統(tǒng)闡述了芯行紀(jì)基于機器學(xué)習(xí)技術(shù)的前瞻布局與創(chuàng)新實踐。他指出，隨著芯片設(shè)計復(fù)雜度呈指數(shù)級增長，傳統(tǒng)EDA工具已難以滿足高效、精準(zhǔn)的設(shè)計需求，而AI技術(shù)的引入正為芯片設(shè)計行業(yè)帶來顛覆性變革。

圖：芯行紀(jì)銷售副總裁陶然

以開放心態(tài)積極擁抱AI

在AI的加持下，不僅可提升芯片設(shè)計效率、降低了成本，還為解決復(fù)雜芯片設(shè)計中的挑戰(zhàn)提供了創(chuàng)新解決方案。

陶總表示，AI 與 EDA 的融合目前主要沿著兩條路徑落地：其一是以強化學(xué)習(xí)為核心的“自動優(yōu)化-調(diào)參”路線，把探索-反饋機制嵌入綜合、布局布線等關(guān)鍵環(huán)節(jié)，實現(xiàn) PPA 的自主迭代；其二是借大模型之力走“對話式生成”路線，讓設(shè)計人員用自然語言就能驅(qū)動工具鏈：自動產(chǎn)出腳本、補全 RTL、修復(fù)約束，甚至一鍵生成完整流程，顯著壓縮人力時間，同時把專家經(jīng)驗沉淀為可隨時調(diào)用的模型知識。

除此之外，陶總稱，不必擔(dān)憂 AI 會取代工程師，而應(yīng)該以開放的心態(tài)積極擁抱AI。未來的優(yōu)秀工程師，必然是能夠熟練運用 AI 工具，或者深知在何種環(huán)節(jié)運用何種 AI 工具來提升設(shè)計效率、優(yōu)化PPA的專家。

將機器學(xué)習(xí)技術(shù)應(yīng)用于布局規(guī)劃引擎

芯行紀(jì)推出的首款完全自主研發(fā)數(shù)字實現(xiàn)EDA產(chǎn)品——智能布局規(guī)劃工具AmazeFP，將機器學(xué)習(xí)技術(shù)應(yīng)用于布局規(guī)劃引擎，在兼顧性能、功耗和面積（PPA）的同時，提供了高度智能的擁塞感知、便捷的數(shù)據(jù)流分析和宏單元自動整理對齊功能，有效解決當(dāng)前數(shù)字芯片在后端設(shè)計的布局規(guī)劃節(jié)點面臨的對經(jīng)驗依賴度高、手工耗時長、數(shù)據(jù)流分析手段單一、設(shè)計問題依賴后期定位導(dǎo)致的收斂性差等難題。

AmazeFP 用算法一次性算清：哪里即將擁塞，就給溝道留空；原來人工疊五六層的宏單元，它壓成三四層，局部繞線資源提前“泄洪”。擁塞降了，后續(xù)走線自然舒展，串?dāng)_噪聲和 SI-delay 隨之下降——Floorplan 里埋的這條暗線，最終拉高了整片芯片的 SI 余量。

陶然強調(diào)，芯行紀(jì)始終堅持自主研發(fā)，致力于將AI、分布式計算等前沿技術(shù)深度應(yīng)用于數(shù)字實現(xiàn)EDA領(lǐng)域，因此能夠深入理解客戶在先進工藝、復(fù)雜場景下的差異化需求，并基于統(tǒng)一的自研平臺，敏捷提供定制化功能與優(yōu)化方案，助力客戶構(gòu)建自身的設(shè)計競爭力。

基于雄厚的人才儲備和完善的研發(fā)布局，芯行紀(jì)在短短五年間，建立起具有行業(yè)競爭力的自主研發(fā)數(shù)字實現(xiàn)EDA產(chǎn)品矩陣，涵蓋多款創(chuàng)新工具，包括國內(nèi)首款全自研數(shù)字布局布線工具AmazeSys、智能布局規(guī)劃工具AmazeFP、機器學(xué)習(xí)優(yōu)化工具AmazeME-FP和AmazeME-Place、一站式工程優(yōu)化修復(fù)工具AmazeECO、快速DRC & DFM收斂工具AmazeDRCLite，以及工業(yè)軟件許可文件管理系統(tǒng)Industriallm等。

—— 芯榜 ——