河南
快科技1月14日消息，在今年的CES 2026大展上，AMD展示了全球首款采用臺積電2nm的新一代Zen6 EPYC Venice處理器，近日網(wǎng)上流出新爆料，揭露了更多官方尚未公開的架構(gòu)細(xì)節(jié)。
AMD在Venice上將核心數(shù)推向了新的高度，其中Zen 6C架構(gòu)的版本最高可達(dá)256核，這一設(shè)計通過更高密度的CCD和全新的雙IO Die架構(gòu)實現(xiàn)。
爆料信息顯示，EPYC Venice的核心提升主要得益于新一代Zen 6C CCD，每顆Zen 6C CCD可容納32顆核心，較前一代Zen 5C的16核設(shè)計直接翻倍，使AMD能在僅使用8顆CCD的情況下，達(dá)到更高的256核心配置。
此外，緩存配置也得到了升級，每顆Zen 6C CCD內(nèi)置128MB L3緩存，使得整顆處理器的L3緩存總?cè)萘扛哌_(dá)1GB。
在制程策略上，EPYC Venice的CCD采用臺積電2納米（N2P）制程，以追求極致性能；而負(fù)責(zé)I/O的IO Die則維持6納米制程。
值得注意的是，EPYC Venice改用了雙IO Die架構(gòu)，兩顆IO Die的總面積達(dá)750mm2，遠(yuǎn)超前代的單一IO Die設(shè)計。
這意味著內(nèi)存通道、PCIe與CXL擴展能力將大幅提升，更有利于支持AI服務(wù)器中GPU與高速網(wǎng)絡(luò)設(shè)備的密集部署。
特別聲明：以上內(nèi)容(如有圖片或視頻亦包括在內(nèi))為自媒體平臺“網(wǎng)易號”用戶上傳并發(fā)布，本平臺僅提供信息存儲服務(wù)。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
