芯東西（公眾號(hào)：aichip001）
作者 ZeR0
編輯 漠影

芯東西2月11日?qǐng)?bào)道，2月10日，美國(guó)EDA巨頭Cadence宣布推出AI超級(jí)智能體ChipStack，它能作為芯片開發(fā)工程師的助手，幫助進(jìn)行設(shè)計(jì)、調(diào)試、驗(yàn)證和最終確認(rèn)設(shè)計(jì)方案，從而加速整體芯片設(shè)計(jì)流程。

這是一款面向前端芯片設(shè)計(jì)和驗(yàn)證的智能體AI解決方案。Cadence稱它是全球首個(gè)用于自動(dòng)化芯片設(shè)計(jì)和驗(yàn)證的智能體工作流程。在編寫設(shè)計(jì)和測(cè)試平臺(tái)代碼、創(chuàng)建測(cè)試計(jì)劃、協(xié)調(diào)回歸測(cè)試、調(diào)試和自動(dòng)修復(fù)問題等方面，其效率可提升高達(dá)10倍。

該AI解決方案可協(xié)調(diào)多位虛擬工程師，這些工程師均使用Cadence的基礎(chǔ)EDA工具。Cadence的優(yōu)化AI和AI助手解決方案迄今已應(yīng)用于超過1000個(gè)芯片流片項(xiàng)目中，包括Verisium驗(yàn)證平臺(tái)、Cadence Cerebrus智能芯片瀏覽器以及Cadence的JedAI數(shù)據(jù)和AI平臺(tái)。

ChipStack可靈活支持云端和本地部署的前沿模型，包括能使用NVIDIA NeMo進(jìn)行定制的開源NVIDIA Nemotron模型以及OpenAI GPT等云托管模型，從而提升設(shè)計(jì)人員的工作效率。

這款A(yù)I超級(jí)智能體已在Altera、英偉達(dá)、高通、Tenstorrent等多家國(guó)際頂尖芯片設(shè)計(jì)和系統(tǒng)公司中進(jìn)行了早期部署。

Altera工程高級(jí)總監(jiān)Arvind Vidyarthi稱，ChipStack將其團(tuán)隊(duì)在某些領(lǐng)域的驗(yàn)證工作量減少到原來的1/10。高通工程副總裁Paul Penzes也透露，初步結(jié)果顯示，性能提升顯著。

英偉達(dá)工業(yè)與計(jì)算工程總經(jīng)理Timothy Costa談道，AI已成為設(shè)計(jì)下一代芯片的關(guān)鍵，英偉達(dá)與Cadence合作，通過將心智模型等智能推理能力和自動(dòng)化正式測(cè)試計(jì)劃生成與英偉達(dá)加速計(jì)算相結(jié)合，為芯片設(shè)計(jì)人員釋放更高水平的生產(chǎn)力和效率。

另據(jù)Tenstorrent RISC-V內(nèi)核首席工程師Daniel Cummings分享，在對(duì)3個(gè)關(guān)鍵設(shè)計(jì)模塊進(jìn)行為期3個(gè)月的評(píng)估中，ChipStack將驗(yàn)證時(shí)間縮短至原來的1/4，極大提高了形式化驗(yàn)證工作的效率。

ChipStack搶先體驗(yàn)版已發(fā)布。該智能體體現(xiàn)了Cadence的智能系統(tǒng)設(shè)計(jì)理念。其理念將AI編排、基于原則的仿真和加速計(jì)算無縫協(xié)作，為半導(dǎo)體和系統(tǒng)創(chuàng)新提供變革性解決方案。