機器能造出更先進的機器，這聽起來像是科幻情節(jié)，但隨著Cadence等企業(yè)借助生成式 AI，設(shè)計、驗證同樣搭載 AI 技術(shù)的新一代處理器，這一概念正逐步成為現(xiàn)實。

在集成電路發(fā)展初期，芯片全靠人工設(shè)計。此后半個多世紀里，半導體復雜度急劇提升、制程工藝不斷微縮，如今只能依靠芯片本身來完成芯片設(shè)計。Cadence正是為此提供軟件的電子設(shè)計自動化（EDA）廠商之一。

即便有這類軟件輔助，芯片設(shè)計流程依舊耗時且易出錯。而隨著生成式 AI 興起，Cadence等企業(yè)開始探索自動化實現(xiàn)這些流程的新方式。

最新案例便是Cadence本周二發(fā)布的ChipStack AI “超級” 智能體。該平臺可自動完成設(shè)計編碼、運行測試平臺、制定測試方案、統(tǒng)籌回歸測試等任務(wù)，在問題出現(xiàn)時及時調(diào)試解決。

簡單來說，Cadence打造了一款面向芯片設(shè)計的 AI 代碼助手。盡管這聽起來像是給芯片做 “隨性編碼”，但公司強調(diào)，這款智能體設(shè)有完善的防護機制，能有效限制 AI 幻覺。

Cadence CEO 阿尼魯?shù)?德夫根在官方聲明中表示：“通過能自主調(diào)用底層工具的智能體，我們幫助客戶在核心設(shè)計與驗證環(huán)節(jié)實現(xiàn)生產(chǎn)力大幅提升，同時讓稀缺的工程人才專注于創(chuàng)新?！?/p>

至于擔心這會變成《終結(jié)者》里天網(wǎng)那樣的局面，大可不必。雖然 AI 可用來設(shè)計更優(yōu)秀的 AI 芯片，但想要實現(xiàn)半導體供應鏈全環(huán)節(jié)自動化，還有很長的路要走。

ChipStack 實際上由多個子智能體組成，Cadence將其稱作虛擬工程師，分別負責 IP 設(shè)計、驗證、簽核、調(diào)試以及片上系統(tǒng)（SoC）布局等工作。

據(jù)Cadence介紹，該智能體遵循一套標準流程：先讀取待設(shè)計/測試芯片的全部信息，包括規(guī)格文件、設(shè)計概要，以此構(gòu)建芯片的認知模型；再基于該模型確定需要完成的測試，生成所需代碼，并在過程中整合工程師反饋；之后智能體可調(diào)用其他 EDA 工具，一旦出現(xiàn)故障，會自動生成調(diào)試代碼解決問題。

這項能力并不局限于Cadence自有模型。公司稱，ChipStack 既可以本地部署，使用客戶偏好的開源權(quán)重模型，也能搭載 OpenAI 等廠商的云端模型。例如，用戶可借助英偉達 NeMo 框架，針對自身設(shè)計流程定制模型。

Cadence聲稱，該智能體能將生產(chǎn)力最高提升10倍，這一說法已吸引高通、Altera 、英偉達等多家頭部芯片廠商關(guān)注。

Cadence也并非唯一試水智能體技術(shù)的 EDA 廠商。在 CES 展上，英偉達就曾宣布，正與西門子 EDA 合作，將同類智能體功能引入其自研芯片設(shè)計平臺。而在去年 12 月，英偉達已向新思科技（Synopsys）砸下 20 億美元，通過收購普通股推動 GPU 加速覆蓋各類仿真工作負載，EDA 正是核心應用場景之一。

西門子EDA直播報名(3月5日）