核心要點(diǎn)

• 行業(yè)正不斷提出并測(cè)試新方法，以應(yīng)對(duì)芯片人才短缺問題。

• 在設(shè)計(jì)工具中引入AI，能提升工程師效率，并有望縮短人才培養(yǎng)周期。

• EDA 企業(yè)正在探索：能否將計(jì)算機(jī)、軟件工程師培養(yǎng)成硬件工程師。

• 從大規(guī)模落地 AI 工具，到跨領(lǐng)域培養(yǎng)非本專業(yè)畢業(yè)生，多種新方案正在研發(fā)與測(cè)試，以緩解芯片行業(yè)人才缺口。

AI賦能設(shè)計(jì)，提升效率

在 AI 領(lǐng)域，新型工具可幫助工程師更高效地完成半導(dǎo)體硬件的設(shè)計(jì)與驗(yàn)證，分擔(dān)部分工作壓力。大語(yǔ)言模型與自主智能體 AI可被訓(xùn)練為定制化助手。

這類技術(shù)會(huì)持續(xù)迭代、演進(jìn)并相互融合，形成循環(huán)：需要更先進(jìn)的芯片來支撐 AI，而 AI 又反過來助力芯片設(shè)計(jì)。

學(xué)界：跨界培養(yǎng)，軟件轉(zhuǎn)硬件

學(xué)術(shù)界也在嘗試多種方案填補(bǔ)人才缺口：

?更短期、高強(qiáng)度的培訓(xùn)與跨領(lǐng)域培養(yǎng)

?利用機(jī)器學(xué)習(xí)、大模型、多智能體、混合專家 AI 等技術(shù)，訓(xùn)練軟件工程師承擔(dān)硬件工程師工作

讓軟件工程師學(xué)會(huì)設(shè)計(jì)硬件理論可行，但難度很大。

Cadence 驗(yàn)證軟件產(chǎn)品高級(jí)總監(jiān) Matthew Graham 表示：

仍然需要一定的教育與職業(yè)培訓(xùn)。必須對(duì) AI 或其他工具的工作原理有基本理解，才能與之交互。

但這些人需要成為寫 RTL 的專家嗎？不需要。

未來芯片開發(fā)者或許不再需要精通 SystemVerilog 或 VHDL，只需具備基礎(chǔ)認(rèn)知，就像寫 C/C++/Python 的程序員知道編譯器會(huì)生成匯編與機(jī)器碼，但不必親自寫、也不必精通。

未來，芯片開發(fā)者與驗(yàn)證工程師所需的技能，會(huì)更接近軟件工程師。

Graham 回顧 25 年前的行業(yè)轉(zhuǎn)變：最早一批懂面向?qū)ο缶幊痰碾娮庸こ處煟晦D(zhuǎn)型成驗(yàn)證工程師。如今歷史正在重演：硬件工作會(huì)加入更多軟件成分，但完全不經(jīng)培訓(xùn)就讓軟件工程師直接設(shè)計(jì)硬件，幾乎不現(xiàn)實(shí)，仍需要領(lǐng)域?qū)僦R(shí)。

新思科技（Synopsys）高級(jí)總監(jiān) Anand Thiruvengadam 指出：

傳統(tǒng)硬件設(shè)計(jì)（RTL/電路級(jí)）需要深厚的數(shù)字邏輯、時(shí)序、驗(yàn)證乃至模擬電路知識(shí)，流程更復(fù)雜、抽象層級(jí)更低，涉及物理約束、綜合、時(shí)序收斂、制造工藝等軟件工程師不熟悉的內(nèi)容。

但新一代工具正在提供更高層級(jí)抽象，支持用更接近軟件工程的方式描述硬件，例如用高級(jí)語(yǔ)言或圖形界面自動(dòng)綜合成硬件。

AI 工具可自動(dòng)完成測(cè)試平臺(tái)生成、版圖優(yōu)化、設(shè)計(jì)建議等大量底層工作，降低硬件入門門檻。

卡內(nèi)基梅隆大學(xué)博士、ChipAgents 研究負(fù)責(zé)人張科迅認(rèn)為：

好芯片仍然需要硬件工程師設(shè)計(jì)。AI 在軟件工程中的普及與成熟度遠(yuǎn)超芯片設(shè)計(jì)。

行業(yè)初級(jí)、年輕工程師正在變少，資深軟件工程師依然珍貴。AI 只是工具，工具越強(qiáng)，越需要使用者真正理解問題，才能做好架構(gòu)設(shè)計(jì)。

芯片設(shè)計(jì)師正在用 AI 節(jié)省時(shí)間：

?更快理解工具、少讀文檔

?直接向工具提問，獲取行動(dòng)方案

?在規(guī)格階段就讓 AI 給出優(yōu)質(zhì)起點(diǎn)，加速系統(tǒng)設(shè)計(jì)

?在設(shè)計(jì)過程中獲得持續(xù)指引，提升效率

目前 AI 還不能直接生成成熟系統(tǒng)，但能大幅縮短設(shè)計(jì)周期、加快上市時(shí)間。

如何讓軟件工程師設(shè)計(jì)硬件

加州大學(xué)洛杉磯分校（UCLA）杰出教授Jason Cong（叢京生）數(shù)十年專注此問題。

他引用美國(guó)勞工統(tǒng)計(jì)局?jǐn)?shù)據(jù)：

?美國(guó)約有200 萬(wàn)軟件開發(fā)者

?硬件設(shè)計(jì)者不足 10 萬(wàn)

軟硬件人才比例超過20:1。

叢京生團(tuán)隊(duì)的結(jié)論：

精心設(shè)計(jì)的 AI/ML 工具確實(shí)能助力芯片設(shè)計(jì)。

我們將圖神經(jīng)網(wǎng)絡(luò)（GNN）與大語(yǔ)言模型（LLM）結(jié)合，捕捉設(shè)計(jì)層次、程序轉(zhuǎn)換、FPGA→ASIC 任務(wù)遷移、混合專家領(lǐng)域遷移等。

圖1：讓軟件工程師設(shè)計(jì)芯片的步驟

其愿景是：基于多智能體，融合機(jī)器與人類智能，讓只受過軟件訓(xùn)練的人也能做芯片設(shè)計(jì)，最終讓硬件設(shè)計(jì)像寫 PyTorch 庫(kù)一樣簡(jiǎn)單。

在他的本科課程CS-133，學(xué)生僅用1.5 周，就能通過高級(jí)綜合在 AWS F1 云端設(shè)計(jì)出 CNN 加速器。

圖2：多智能體設(shè)計(jì)硬件與軟件的方法

西門子 EDA 產(chǎn)品負(fù)責(zé)人 Sathishkumar Balasubramanian 同樣認(rèn)為：

自主智能體 AI是讓工程師快速勝任新任務(wù)的最佳路徑，連接歷史設(shè)計(jì)數(shù)據(jù)湖后，數(shù)據(jù)越多越智能。

系統(tǒng)可以主動(dòng)提醒：“你之前用過這個(gè)工具，可能會(huì)遇到某類問題”，并給出歷史解決方案與經(jīng)驗(yàn)，實(shí)現(xiàn)知識(shí)通用化、對(duì)話式交互，回歸基礎(chǔ)科學(xué)而非死記語(yǔ)法。

但叢京生也提醒：

我們非常熱衷于用 AI/ML 做芯片設(shè)計(jì)，但這不代表這是唯一路徑。

凡是人類智能能勝任的地方，我始終主張優(yōu)先用人，而不是 AI。

人才招聘：CS / EE跨界培養(yǎng)

是德科技（Keysight EDA）高級(jí)總監(jiān) Alexander Petr 認(rèn)為：

人才短缺真實(shí)且長(zhǎng)期存在。高校課程追逐新潮技術(shù)，卻與產(chǎn)業(yè)需求脫節(jié)，企業(yè)只能入職后再培訓(xùn)。

他們的招聘思路很清晰：

?招基礎(chǔ)好的 CS 人才，補(bǔ) EE 知識(shí)

?招基礎(chǔ)好的 EE 人才，補(bǔ) CS 能力

AI 是能力增強(qiáng)、自動(dòng)化升級(jí)，是下一代進(jìn)化，不是替代人。

從高校孵化的創(chuàng)業(yè)公司在招人上更有優(yōu)勢(shì)，能直接接觸學(xué)生與畢業(yè)生。

ChipAgents 的團(tuán)隊(duì)成員有80%~90%來自加州大學(xué)圣塔芭芭拉分校（UCSB）。

博通、高通、Cadence、新思科技等巨頭，早年也都是從高校吸收大量人才。

ChipAgents 的人才結(jié)構(gòu)：

?約 50%：CS、AI

?30%~40%：CE、ECE

同時(shí)聘請(qǐng)來自 AMD 等企業(yè)、擁有芯片設(shè)計(jì)與驗(yàn)證背景的資深工程師，以及擁有三四十年 EDA 經(jīng)驗(yàn)的老兵擔(dān)任顧問，AI 原生開發(fā) + 頂級(jí) EDA 經(jīng)驗(yàn)強(qiáng)強(qiáng)結(jié)合。

本科、碩士、博士，還是直接去創(chuàng)業(yè)公司？

?本科：打基礎(chǔ)

?碩士：在現(xiàn)有技術(shù)上做創(chuàng)新

?博士：創(chuàng)造全新事物，更適合長(zhǎng)期前沿項(xiàng)目，而非當(dāng)下市場(chǎng)

很多博士研究方向（如太赫茲放大器）距離產(chǎn)業(yè)落地仍需 5 年左右。只有與企業(yè)深度合作，成果才能快速落地，但這類機(jī)會(huì)并不多。

ChipAgents CEO William Wang 認(rèn)為：

現(xiàn)在是讀博士的好時(shí)機(jī)。

十年前 NLP 大量問題未解決，如今大多已被攻克。而在AI + 芯片這一波浪潮中，研究課題極度開放。

這波浪潮里，創(chuàng)業(yè)公司引領(lǐng)前沿研發(fā)，更看重知識(shí)的實(shí)際落地能力，而不只是靠博士發(fā)論文。

大學(xué)課程：縮短學(xué)制，還是提升質(zhì)量？

高校既要跟上芯片技術(shù)快速迭代，又要融入 AI，部分機(jī)構(gòu)考慮縮短學(xué)制，但在工程領(lǐng)域是否可行仍不明確。

Cadence 的 Graham 認(rèn)為：

整個(gè)技術(shù)棧一定會(huì)上移，但教育內(nèi)容不會(huì)減少，只會(huì)改變。

課程必須與產(chǎn)業(yè)更對(duì)齊、響應(yīng)更快，培養(yǎng)更高質(zhì)量的畢業(yè)生，而不是更短的學(xué)制。

Imagination 技術(shù)專家 Andrew Johnson 也認(rèn)為：

與其把 3 年縮成 2 年，不如在 3 年內(nèi)做更多、價(jià)值更高的事，借助機(jī)器學(xué)習(xí)工具培養(yǎng)更高水準(zhǔn)的工程師。走捷徑是人性，但未必是最優(yōu)解。

總結(jié)

AI 給半導(dǎo)體帶來巨大變革，高校該如何鼓勵(lì)學(xué)生投身芯片相關(guān)專業(yè)？

Arteris 副總裁 Andy Nightingale：

理論上，隨著 AI 智能體成熟，硬件設(shè)計(jì)者可以是軟件工程師，這一天并不遙遠(yuǎn)。

但現(xiàn)階段仍需要人確保輸出格式正確、功能正常。

不必害怕 AI 取代崗位，真正要警惕的是：會(huì)用好 AI 的人取代不會(huì)用 AI 的人。

無(wú)論軟硬，始終需要人來做質(zhì)量把關(guān)。

原文

https://semiengineering.com/can-a-computer-science-student-be-taught-to-design-hardware

精品芯片課程 春節(jié)期間75折！