近日，由阿里巴巴達摩院主辦的2026玄鐵RISC-V生態(tài)大會在上海舉行。高通、Arteris、Canonical、SHD Group、海爾、中興通訊等全球數(shù)百家產(chǎn)學研機構齊聚一堂，分享RISC-V前沿實踐。作為無劍聯(lián)盟的重要成員，Arteris與達摩院玄鐵團隊保持著深度的戰(zhàn)略合作關系，雙方致力于為RISC-V生態(tài)提供高性能、可復用的系統(tǒng)IP解決方案。

會上，阿里巴巴達摩院發(fā)布了刷新全球性能紀錄的高性能RISC-V CPU玄鐵C950，并推出兩大RISC-V原生AI引擎，促進高性能通用算力與AI算力融合。中國工程院院士倪光南在大會現(xiàn)場表示：“RISC-V誕生十五年來走出了一條令人驚嘆的高速發(fā)展之路，正從‘備選’迅速地走向‘主流’。”

在這場RISC-V生態(tài)的年度盛會上，Arteris總裁兼首席執(zhí)行官K. Charles Janac受邀登臺，他的演講直擊芯片設計中最核心卻最容易被忽視的環(huán)節(jié)——數(shù)據(jù)移動。

Charlie在演講中指出：半導體芯片有三個核心功能——

• 處理器負責數(shù)據(jù)計算（data processing/compute）

• 存儲器負責數(shù)據(jù)存儲(data storage)

• Network-on-Chip（NoC）負責數(shù)據(jù)移動（data movement）

三者缺一不可。但很多時候，大家只盯著前兩項，而數(shù)據(jù)如何在芯片內(nèi)部高效移動，反而成了性能瓶頸。

“優(yōu)化數(shù)據(jù)移動，直接決定芯片的功能、性能和功耗效率。” Charlie說道。

而這，正是Arteris深耕多年的領域。

與玄鐵的合作：

Ncore擔綱核心，

構建完整系統(tǒng)IP矩陣

Arteris 與玄鐵的合作遠非單一產(chǎn)品的簡單適配那么簡單。查理在演講中展示的架構圖便清晰地揭示了這一點：Ncore 緩存一致性片上網(wǎng)絡 IP 正是雙方合作的核心——它負責在多核 CPU 集群、系統(tǒng)級緩存與內(nèi)存控制器之間建立高效的通信橋梁，從而保障數(shù)據(jù)在多核間的流暢移動。

在此基礎上，Arteris 還為玄鐵生態(tài)系統(tǒng)提供了完整的系統(tǒng) IP 支持：

• Flex系列NoC IP(FlexGen/

  FlexNoC/FlexWay)作為非一致性互連IP，連接PCIe、DDR控制器、無線通信、功能安全模塊、顯示接口等各類外設

• CodaCache作為最后一級緩存，有效降低對主存的訪問延遲

• Magillem 解決方案(Connectivity、Registers、Packaging)實現(xiàn)IP封裝、系統(tǒng)組裝到寄存器管理的自動化

這套組合拳，讓玄鐵CPU能夠充分發(fā)揮性能潛力。Charlie在演講中詳細闡述了雙方合作的量化成果：

我們一直與玄鐵團隊緊密合作，在多個RISC-V核心上驗證了Ncore的互操作性，確保在ACE協(xié)議和最新的CHI協(xié)議實現(xiàn)上保持一致。這次合作證實了Ncore強大的系統(tǒng)可擴展性，從異構多集群設計到高性能CHI配置均能勝任。在C908、C920和R908等核心的配合下，Ncore最高可支持4個集群，實現(xiàn)約8.65 GB/s/GHz（歸一化系統(tǒng)帶寬，取決于配置）的系統(tǒng)帶寬和約120周期的延遲；在C930平臺上，Ncore最高可擴展至16個核心，在擴展配置下（跨集群聚合）系統(tǒng)帶寬約為30 GB/s/GHz，互連延遲約110個周期（取決于拓撲結構，不含DRAM訪問）。

這些結果充分展示了Ncore在廣泛的RISC-V系統(tǒng)中提供高效、高帶寬、低延遲互聯(lián)性能的能力。”

這意味著什么？以Ncore為核心的這套預驗證系統(tǒng)IP組合，讓RISC-V SoC設計團隊能夠預期性能，風險大幅降低。

Ncore：

緩存一致性互連的“核心引擎”

那么，作為此次合作核心的 Ncore 到底是什么？

Ncore 是一款基于多年量產(chǎn)驗證的緩存一致性片上網(wǎng)絡 IP，同時支持 Arm、RISC-V 及其他架構。其關鍵優(yōu)勢可歸納為三個關鍵詞：

1. 可擴展
從嵌入式小系統(tǒng)到多芯粒、數(shù)百億晶體管的大設計，Ncore都能輕松承載。支持最多4個芯粒的緩存一致性擴展，每鏈路帶寬高達4×128 GB/s。

2. 可配置
同時支持CHI-E、CHI-B、ACE等主流一致性協(xié)議，新舊IP都能“和平共處”。AXI非一致性代理也能無縫接入。

3. 功能安全
通過ISO 26262 ASIL D認證，自動生成FMEDA數(shù)據(jù)，功能安全設計不再“頭大”。

更值得一提的是，Ncore支持Mesh拓撲結構的物理拼接（tiling）——像搭積木一樣，最多可集成256個CPU（以8核集群為單位），設計、驗證、物理實現(xiàn)的時間都大大縮短。

正是憑借這些特性，Ncore才能在玄鐵生態(tài)中扮演“中樞神經(jīng)”的角色，讓多核RISC-V系統(tǒng)實現(xiàn)高帶寬、低延遲的緩存一致性互聯(lián)。

從“連接”到“共贏”

在玄鐵生態(tài)大會的展臺上，不少客戶都提到了一個共同感受：以前做多核RISC-V芯片，光解決緩存一致性問題就要花幾個月。現(xiàn)在有了以Ncore為核心的這套完整系統(tǒng)IP——配合FlexNoC、CodaCache、Magillem——可以把精力集中在核心業(yè)務上。

“我們的目標很簡單：降低風險、連接IP、統(tǒng)一系統(tǒng)?！?/strong>Charlie在演講結尾這樣總結。

而這，也正是Arteris與玄鐵合作的縮影——讓RISC-V的高性能之路，走得更穩(wěn)、更快。

RISC-V正在向服務器、AI加速器、汽車等高性能場景加速邁進。當大家都在卷主頻、卷算力時，別忘了——數(shù)據(jù)怎么“跑”，同樣決定了一顆芯片的上限。而Ncore，正是那個在幕后保障數(shù)據(jù)高效流動的“核心引擎”。

如果你正在規(guī)劃下一代RISC-V SoC，希望兼顧高性能與快速上市，不妨了解一下以Ncore為核心的Arteris系統(tǒng)IP組合——這套已經(jīng)在玄鐵生態(tài)中得到驗證的解決方案。