在先進(jìn)邏輯芯片的制造體系中，互連技術(shù)是決定芯片性能的核心環(huán)節(jié)之一。隨著工藝節(jié)點(diǎn)不斷微縮至納米級(jí)，長(zhǎng)期占據(jù)主流地位的銅互連工藝正面臨越來(lái)越嚴(yán)峻的挑戰(zhàn)，而新一代互連材料的探索已成為半導(dǎo)體行業(yè)突破性能瓶頸的關(guān)鍵方向。

01

銅互連：從替代鋁到成為主流

先進(jìn)邏輯芯片的核心構(gòu)成包括晶體管、互連線與觸點(diǎn)，其中晶體管負(fù)責(zé)電信號(hào)的放大與切換，而互連線則承擔(dān)著晶體管間的電氣連接、芯片內(nèi)部的電源分配及信號(hào)傳輸功能。芯片制造分為前段制程（FEOL）與后端制程（BEOL），晶體管等核心組件在FEOL階段生產(chǎn)，而互連線的制備則屬于BEOL范疇，中間還需通過(guò)由微小接觸結(jié)構(gòu)組成的中間層（MOL）實(shí)現(xiàn)晶體管與互連結(jié)構(gòu)的電連接。如今，先進(jìn)芯片還引入了背面供電網(wǎng)絡(luò)（PSN），在芯片背面完成電源線布線以優(yōu)化性能。

在銅互連廣泛應(yīng)用之前，鋁及其合金是互連材料的主流選擇。銅之所以能取代鋁，核心在于其更優(yōu)異的電學(xué)性能與可靠性：銅的電阻率僅為1.68 μΩ·cm，遠(yuǎn)低于鋁的2.67 μΩ·cm；在抗電遷移能力上，銅的晶格與晶界擴(kuò)散能分別達(dá)到2.2eV和0.7至1.2eV，顯著高于鋁的1.4eV和0.4至0.8eV。

不過(guò)銅本身存在明顯短板：粘附力弱難以緊密貼合硅基板、易滲透至硅及化合物中導(dǎo)致電路失效、氧化層松散無(wú)法有效防氧化，且缺乏高效刻蝕手段。這些問(wèn)題曾長(zhǎng)期限制銅的應(yīng)用，直到晶體管尺寸持續(xù)縮減使電阻電容（RC）延遲成為性能瓶頸。

但在90納米及以下工藝節(jié)點(diǎn)，銅大馬士革工藝（含單鑲嵌與雙鑲嵌）與化學(xué)機(jī)械拋光（CMP）技術(shù)的結(jié)合，徹底解決了銅的應(yīng)用難題。

銅大馬士革工藝借鑒了傳統(tǒng)藝術(shù)品鑲嵌技法，先在介質(zhì)層刻蝕溝槽與孔洞，再填充銅材料，最后通過(guò)CMP去除多余銅形成電路圖案，成功繞開(kāi)銅刻蝕難題。與傳統(tǒng)鋁互連工藝相比，該技術(shù)可減少20%至30%的生產(chǎn)步驟，在簡(jiǎn)化流程、降低成本的同時(shí)減少生產(chǎn)錯(cuò)誤，為銅互連的大規(guī)模應(yīng)用奠定了基礎(chǔ)。

02

微縮壓力下，銅互連的工藝瓶頸凸顯

在同一塊先進(jìn)的芯片中，微型晶體管通過(guò)復(fù)雜的銅布線方案相互電連接。這種布線方案稱為銅互連，是芯片的重要組成部分。

銅互連憑借優(yōu)異性能成為超大規(guī)模集成電路的核心互連技術(shù)，但隨著芯片關(guān)鍵尺寸縮減至10納米以下，銅互連線的電阻快速上升，嚴(yán)重影響芯片可靠性與信號(hào)傳輸速度。當(dāng)前銅互連面臨的核心挑戰(zhàn)集中在三個(gè)方面：

一是晶界散射加劇。電子在金屬中流動(dòng)時(shí)會(huì)被晶界散射，單晶材料因無(wú)晶界而電阻最小，而銅互連線線寬減小后晶粒尺寸隨之變小，晶界密度增加導(dǎo)致散射效應(yīng)增強(qiáng)，電阻顯著升高。

二是擴(kuò)散與腐蝕問(wèn)題。銅的電化學(xué)活性較強(qiáng)，易擴(kuò)散至周圍電介質(zhì)材料中造成電路失效，因此必須在銅與電介質(zhì)之間沉積防擴(kuò)散層；同時(shí)銅易被腐蝕，需要蓋帽層進(jìn)行保護(hù)，而這些輔助層會(huì)進(jìn)一步增加互連結(jié)構(gòu)的整體電阻。

三是電阻尺寸效應(yīng)顯著。在10納米線寬下，銅互連的電阻率可達(dá)塊體材料的數(shù)十倍，這種尺寸效應(yīng)隨工藝節(jié)點(diǎn)向2納米及以下推進(jìn)將愈發(fā)突出，成為制約芯片性能提升的關(guān)鍵瓶頸。

為了解決這些問(wèn)題和其他問(wèn)題，應(yīng)用材料公司開(kāi)發(fā)了一種銅互連工藝流程，該流程利用了各種設(shè)備和材料，包括新的Low k電介質(zhì)線和釕鈷（RuCo）襯里技術(shù)。

此外，行業(yè)通過(guò)材料創(chuàng)新與工藝優(yōu)化實(shí)現(xiàn)電阻降低，主要方向包括增大銅晶粒尺寸、優(yōu)化輔助層結(jié)構(gòu)及改進(jìn)沉積工藝。

在晶粒尺寸優(yōu)化方面，納秒激光退火技術(shù)成為關(guān)鍵手段。該技術(shù)通過(guò)對(duì)互連金屬區(qū)域進(jìn)行局部高溫退火，在最小化對(duì)周圍電介質(zhì)和底層器件影響的前提下，有效促進(jìn)銅晶粒生長(zhǎng)，減少晶界占比，從而降低晶界散射導(dǎo)致的電阻。

在輔助層優(yōu)化方面，鈷（Co）材料的應(yīng)用成為重要突破。鈷的晶格常數(shù)與銅接近，與銅籽晶層結(jié)合力更強(qiáng)，作為襯墊層可在更薄厚度下實(shí)現(xiàn)保形性填充，增加互連結(jié)構(gòu)中銅的占比以降低電阻；同時(shí)鈷蓋帽層能抑制氣隙形成并提高電遷移活化能，顯著增強(qiáng)互連可靠性。臺(tái)積電從16納米FinFET工藝開(kāi)始采用鈷襯墊與蓋帽層的銅互連方案，并在5納米節(jié)點(diǎn)持續(xù)優(yōu)化阻擋層材料與銅回流工藝；英特爾也在Intel 4技術(shù)中引入增強(qiáng)型銅（eCu）回流工藝，通過(guò)鈷輔助層實(shí)現(xiàn)RC性能優(yōu)化。

03

下一代互連材料：從單質(zhì)金屬到新型材料體系

盡管銅互連通過(guò)優(yōu)化仍能支撐先進(jìn)工藝節(jié)點(diǎn)，但長(zhǎng)期來(lái)看，材料本身的特性限制使其難以滿足未來(lái)更高性能需求，下一代互連材料的探索已全面展開(kāi)。目前研究重點(diǎn)集中在單質(zhì)金屬、金屬間化合物、拓?fù)浒虢饘偌岸S材料等方向，各類材料各具優(yōu)勢(shì)與挑戰(zhàn)。

（一）單質(zhì)金屬：從鈷、釕到鉬的性能接力

鈷（Co）作為銅互連的輔助材料已實(shí)現(xiàn)產(chǎn)業(yè)化應(yīng)用，其本身也具備成為獨(dú)立互連材料的潛力。鈷的電子平均自由程低于銅，電阻尺寸效應(yīng)更弱，且化學(xué)活性小、抗電遷移能力強(qiáng)，在10納米以下工藝中導(dǎo)電性能優(yōu)于銅，不過(guò)其電阻率在更小線寬下仍會(huì)顯著上升。

釕（Ru）是5納米節(jié)點(diǎn)后極具潛力的替代材料，其電阻隨尺寸微縮的上升幅度較緩，納米級(jí)尺寸下電阻與銅相當(dāng)且顯著低于鈷，同時(shí)具有更高的熔點(diǎn)與內(nèi)聚能，抗電遷移性能和可靠性更優(yōu)。但釕存在成本高昂、制造工藝不成熟的問(wèn)題，大馬士革工藝中“過(guò)度沉積再拋光”產(chǎn)生的大量廢料進(jìn)一步推高了應(yīng)用成本。

鉬（Mo）則因無(wú)阻擋層應(yīng)用潛力備受關(guān)注。鉬在納米尺度下具有低電阻率，且不易擴(kuò)散至介質(zhì)材料，無(wú)需額外阻擋層即可降低接觸電阻；同時(shí)鉬可通過(guò)原子層沉積（ALD）制備，易于整合進(jìn)現(xiàn)有刻蝕和CMP工藝。拉姆研究的實(shí)驗(yàn)顯示，無(wú)阻擋層的混合鉬互連方案較傳統(tǒng)銅雙大馬士革設(shè)計(jì)可降低總電阻約56%，且鉬易氧化的特性使其更易通過(guò)CMP去除。不過(guò)鉬的氧化問(wèn)題可能導(dǎo)致電阻升高，且其電學(xué)、熱學(xué)性能受沉積工藝參數(shù)影響顯著，仍需進(jìn)一步優(yōu)化。

此外，銥（Ir）、銠（Rh）等金屬因電阻尺寸效應(yīng)弱、可靠性好，在10納米以下線寬下導(dǎo)電性能已優(yōu)于銅，被視為潛在的下一代互連材料，但目前仍處于研究階段。

（二）金屬間化合物：兼顧性能與穩(wěn)定性的新選擇

在8納米以下線寬，NiAl、CuAl?、RuAl等金屬間化合物的電阻率將低于銅，且具有優(yōu)異的擴(kuò)散穩(wěn)定性——相鄰原子間的強(qiáng)化學(xué)鍵使其在高溫下不易擴(kuò)散，部分含Mg、Al、Ti的化合物還能與SiO?反應(yīng)并緊密粘附在絕緣體上，減少界面問(wèn)題。

摻Al的金屬間化合物尤為受關(guān)注，NiAl與CuAl?已在3納米節(jié)點(diǎn)的研究中被納入互連材料考量。Cu-Al或Ni-Al之間的強(qiáng)化學(xué)鍵使SiO?與Al的反應(yīng)速率減緩，氧化鋁的自限厚度特性為實(shí)現(xiàn)無(wú)襯里互連提供了可能，在8納米以下線寬下，CuAl?相較于傳統(tǒng)TaN/Cu/TaN結(jié)構(gòu)具有更優(yōu)的空隙填充性和更低的電阻率。

不過(guò)金屬間化合物的應(yīng)用仍面臨工藝挑戰(zhàn)：基于物理氣相沉積（PVD）的傳統(tǒng)制備方法難以實(shí)現(xiàn)高深寬比溝槽的高保形性填充，需開(kāi)發(fā)新型制備或刻蝕工藝；同時(shí)Al基材料在納米尺度易發(fā)生表面氧化，導(dǎo)致電阻增大，需要優(yōu)化處理工藝以穩(wěn)定Al組分。

（三）拓?fù)浒虢饘倥c二維材料：突破傳統(tǒng)的全新范式

磷化鉬（MoP）等拓?fù)浒虢饘賾{借獨(dú)特的電子特性成為前沿研究方向。這類材料具有非平庸體帶拓?fù)浣Y(jié)構(gòu)，通過(guò)帶交叉點(diǎn)產(chǎn)生耐無(wú)序表面態(tài)，載流子遷移率高，且即使尺寸進(jìn)一步縮小仍能保持優(yōu)異性能，為解決互連尺寸效應(yīng)問(wèn)題提供了新思路。

二維材料則為互連技術(shù)帶來(lái)了原子級(jí)解決方案。石墨烯以其無(wú)與倫比的導(dǎo)電性和機(jī)械強(qiáng)度，結(jié)合原子級(jí)厚度的空間優(yōu)勢(shì)，成為理想的互連材料候選；非晶氮化硼（a-BN）則可作為高性能絕緣層，有效隔離金屬互連線，防止串?dāng)_和信號(hào)完整性問(wèn)題，二者的組合有望構(gòu)建高效的二維互連體系。不過(guò)二維材料的大規(guī)模、高質(zhì)量制備及與現(xiàn)有工藝的兼容性，仍是制約其產(chǎn)業(yè)化的關(guān)鍵障礙。

04

人工智能賦能新一代互連材料設(shè)計(jì)

近年來(lái)，機(jī)器學(xué)習(xí)與深度學(xué)習(xí)技術(shù)的迅猛發(fā)展，正推動(dòng)多學(xué)科領(lǐng)域?qū)崿F(xiàn)突破性進(jìn)展。在材料科學(xué)領(lǐng)域，數(shù)據(jù)驅(qū)動(dòng)的AI方法憑借高效篩選與精準(zhǔn)計(jì)算能力，加速了特定性能材料的結(jié)構(gòu)設(shè)計(jì)進(jìn)程，為后摩爾時(shí)代的互連材料創(chuàng)新提供了全新路徑。

傳統(tǒng)互連金屬面臨性能瓶頸，新一代互連材料因多元素組成特性，呈現(xiàn)出龐大的潛在成分組合空間，同時(shí)對(duì)未覆蓋于現(xiàn)有數(shù)據(jù)庫(kù)的新型材料設(shè)計(jì)提出更高要求。AI算法在材料空間“預(yù)優(yōu)化”智能設(shè)計(jì)中展現(xiàn)出獨(dú)特優(yōu)勢(shì)：一方面可將高成本的人工實(shí)驗(yàn)轉(zhuǎn)化為高效的計(jì)算機(jī)模擬計(jì)算，顯著降低研發(fā)成本；另一方面能夠?qū)崿F(xiàn)互連材料多性能指標(biāo)的協(xié)同優(yōu)化，在集成電路互連材料研究領(lǐng)域具備巨大應(yīng)用潛力。

然而，將人工智能有效應(yīng)用于材料挖掘與設(shè)計(jì)，仍有多重挑戰(zhàn)。

首先是數(shù)據(jù)質(zhì)量與稀缺性難題。機(jī)器學(xué)習(xí)算法對(duì)高質(zhì)量、全面的特征數(shù)據(jù)依賴性強(qiáng)，而特定體系互連材料常存在“候選空間龐大但特征數(shù)據(jù)稀疏”的矛盾，對(duì)數(shù)據(jù)集完整性和準(zhǔn)確性提出嚴(yán)苛要求。對(duì)此，可通過(guò)遷移學(xué)習(xí)技術(shù)（利用物理機(jī)制相似材料的既有數(shù)據(jù)，構(gòu)建微觀結(jié)構(gòu)與性能的關(guān)聯(lián)認(rèn)知）、L2正則化/Dropout模型簡(jiǎn)化策略、提前停止（early stopping）訓(xùn)練方法，以及數(shù)據(jù)增強(qiáng)、噪聲注入等技術(shù)，有效緩解數(shù)據(jù)匱乏與過(guò)擬合問(wèn)題。

其次是模型可解釋性不足。線性回歸、決策樹(shù)等傳統(tǒng)模型因邏輯透明度高，可通過(guò)決策序列、解析表達(dá)式等方式關(guān)聯(lián)特征與預(yù)測(cè)結(jié)果，反推物理機(jī)制層面的理論依據(jù)；但深度學(xué)習(xí)主導(dǎo)的端到端（end-to-end）架構(gòu)加劇了模型“黑盒化”，使得黑盒模型的可解釋性與物理機(jī)制的深度耦合成為當(dāng)前研究的核心阻礙。

在材料信息學(xué)與AI for Science（AI4S）蓬勃發(fā)展的背景下，AI輔助互連材料設(shè)計(jì)正迎來(lái)廣闊發(fā)展空間。借助數(shù)據(jù)驅(qū)動(dòng)方法，研究人員可整合海量實(shí)驗(yàn)與模擬數(shù)據(jù)，通過(guò)AI技術(shù)實(shí)現(xiàn)互連材料導(dǎo)電性能、抗電遷移特性的精準(zhǔn)預(yù)測(cè)，加速材料設(shè)計(jì)與篩選流程。未來(lái)，隨著AI算法局限性的逐步突破，通過(guò)AI技術(shù)與互連材料物理機(jī)制的深度融合，將實(shí)現(xiàn)目標(biāo)特性互連材料的高通量、高質(zhì)量設(shè)計(jì)，進(jìn)一步揭示復(fù)雜工況下的材料失效機(jī)理與可靠性規(guī)律，最終顯著提升新一代互連材料的開(kāi)發(fā)效率與產(chǎn)品質(zhì)量。

互連技術(shù)的迭代與產(chǎn)業(yè)挑戰(zhàn)

從鋁到銅的材料變革，推動(dòng)了半導(dǎo)體行業(yè)數(shù)十年的性能提升；如今面對(duì)銅互連的固有瓶頸，下一代互連材料的探索已進(jìn)入多元化階段。Co、Ru、Mo等單質(zhì)金屬在不同工藝節(jié)點(diǎn)展現(xiàn)出替代潛力，金屬間化合物、拓?fù)浒虢饘倥c二維材料則代表了更長(zhǎng)遠(yuǎn)的技術(shù)方向。

然而，任何新材料的產(chǎn)業(yè)化都需跨越工藝兼容、成本控制與可靠性驗(yàn)證的多重門檻。大馬士革工藝作為當(dāng)前主流互連制備技術(shù)，與新材料的兼容性至關(guān)重要；減法金屬化等新型工藝雖能減少?gòu)U料，但需承擔(dān)高昂的工藝變革成本。未來(lái)，互連技術(shù)的突破將依賴于材料研發(fā)與工藝創(chuàng)新的協(xié)同推進(jìn)，而這一過(guò)程也將重塑半導(dǎo)體制造的技術(shù)格局。