智能手機(jī)，作為現(xiàn)代人不可或缺的“數(shù)字器官”，其核心驅(qū)動(dòng)力源于一枚指甲蓋大小的硅片——SoC。本文將深入剖析SoC這一復(fù)雜的工程奇跡，從其誕生的歷史必然性出發(fā)，梳理其技術(shù)演進(jìn)脈絡(luò)，最后從設(shè)計(jì)到制造的流程，展望AI原生、存算一體、芯粒等前沿技術(shù)如何共同譜寫下一代手機(jī)芯片的未來篇章。

從某種意義上說，現(xiàn)代智能手機(jī)是人類技術(shù)創(chuàng)新的集大成者，而其中最為核心的引擎便是SoC芯片。這顆僅有指甲蓋大小的硅片上，集成了上百億個(gè)晶體管，承載著從基礎(chǔ)計(jì)算到智能決策的復(fù)雜任務(wù)，堪稱人類精密制造的巔峰之作。

緣起——指尖上的超級(jí)計(jì)算機(jī)

當(dāng)我們審視一臺(tái)智能手機(jī)的性能表現(xiàn)時(shí)，其核心決定因素正是SoC芯片。SoC（System on Chip），即系統(tǒng)級(jí)芯片，也叫片上系統(tǒng)，它是一種將微處理器核心、內(nèi)存、輸入輸出接口以及其他系統(tǒng)組件高度集成在單一硅芯片上的集成電路。與傳統(tǒng)集成電路設(shè)計(jì)不同，SoC不再是簡單追求工藝制程的無止境縮小，而是基于對(duì)系統(tǒng)的深入理解，通過高度集成化的設(shè)計(jì)思路，將多個(gè)電子系統(tǒng)功能整合到單一芯片中。

在集成電路（IC）發(fā)明之前，電子設(shè)備由大量的電阻、電容、晶體管等分立元件通過導(dǎo)線連接而成。這種方式體積龐大、可靠性差、功耗高，完全無法滿足便攜設(shè)備的需求。隨著光刻等微納加工技術(shù)的進(jìn)步，人們開始將特定功能的電路集成到一塊芯片上，形成了專用集成電路（ASIC）。這大大縮小了體積并提升了性能。然而，對(duì)于像手機(jī)這樣需要處理通信、計(jì)算、多媒體等多種任務(wù)的復(fù)雜設(shè)備，使用多個(gè)ASIC依然會(huì)導(dǎo)致系統(tǒng)臃腫、成本高昂且互連延遲嚴(yán)重。

SoC芯片的核心價(jià)值正在于其高度集成性。傳統(tǒng)電子系統(tǒng)采用分立元件設(shè)計(jì)，CPU、GPU、內(nèi)存、接口等模塊通過電路板連接。這種架構(gòu)物理空間占用大，限制了設(shè)備的小型化，信號(hào)傳輸延遲，導(dǎo)致性能瓶頸，同時(shí)功耗分散也導(dǎo)致續(xù)航時(shí)間短。而SoC芯片通過將整個(gè)系統(tǒng)集成到單一芯片上，有效避免了芯片間信號(hào)傳輸?shù)难舆t與電路板的信號(hào)串?dāng)_，這在功耗、尺寸與成本上實(shí)現(xiàn)了巨大進(jìn)步。

SoC不僅僅是一個(gè)物理上的集成，更是一種系統(tǒng)級(jí)的設(shè)計(jì)哲學(xué)。它將微處理器（CPU）、圖形處理器（GPU）、神經(jīng)網(wǎng)絡(luò)處理器（NPU）、數(shù)字信號(hào)處理器（DSP）、圖像信號(hào)處理器（ISP）、視頻編解碼器、內(nèi)存控制器、各種I/O接口（USB、PCIe、MIPI等）以及電源管理單元（PMU）等，全部集成在單一的硅襯底上，并通過片上互連網(wǎng)絡(luò)（NoC，Network on Chip）進(jìn)行高效通信。

在智能手機(jī)全球年出貨量近14億部的今天，SoC已成為最大的芯片市場(chǎng)，也是技術(shù)更新迭代最快的賽道。從通信、醫(yī)療到交通、工業(yè)控制，SoC芯片的應(yīng)用范圍已遠(yuǎn)遠(yuǎn)超出消費(fèi)電子領(lǐng)域，成為推動(dòng)萬物互聯(lián)的核心硬件。

歷程——從功能單一到高度集成

第一個(gè)真正的SoC產(chǎn)品誕生于1974年的Microma手表中，當(dāng)時(shí)的報(bào)道標(biāo)題就是DIGITAL WATCH IS FIRST SYSTEM-ON-CHIP INTEGRATED CIRCUIT。

20世紀(jì)80年代出現(xiàn)了計(jì)算機(jī)輔助工程，以門陣列、標(biāo)準(zhǔn)單元布局布線為主要內(nèi)容。通過臺(tái)積電的引導(dǎo)，半導(dǎo)體產(chǎn)業(yè)朝著“Fabless（設(shè)計(jì)）+Foundry（制造）+OSAT（封測(cè)）”的分工方向發(fā)展。

1990年，IP龍頭ARM誕生后開創(chuàng)了IP核授權(quán)模式，由ARM進(jìn)行芯片的架構(gòu)設(shè)計(jì)，并將IP核授權(quán)給Fabless廠商。由于超大規(guī)模集成電路的逐步發(fā)展，集成電路（IC）慢慢朝著集成系統(tǒng)（IS）轉(zhuǎn)變，而集成電路的設(shè)計(jì)廠商也趨向于將復(fù)雜功能集成到單硅片上，SoC的概念因此形成。1994年摩托羅拉發(fā)布的FlexCore系統(tǒng)以及1995年世積公司為索尼設(shè)計(jì)的SoC，都是基于IP核完成的SoC設(shè)計(jì)。

2007年，初代iPhone的發(fā)布不僅重塑了手機(jī)行業(yè)，也悄然定義了現(xiàn)代移動(dòng)計(jì)算的范式。它所搭載的三星S5L8900芯片，雖然在今天看來性能孱弱，卻是一個(gè)集成了CPU、GPU、內(nèi)存控制器、圖像信號(hào)處理器（ISP）等多個(gè)功能模塊的單芯片解決方案，這正是手機(jī)SoC的雛形。

隨著iPhone引領(lǐng)的智能手機(jī)革命興起，移動(dòng)設(shè)備的功能需求呈現(xiàn)爆炸式增長，遠(yuǎn)遠(yuǎn)超出了功能機(jī)時(shí)代的需求，需要更強(qiáng)大的處理器和更高效的圖形處理能力。這一階段，手機(jī)SoC市場(chǎng)經(jīng)歷洗牌，新的供應(yīng)商如高通、聯(lián)發(fā)科等迅速崛起，而原有的部分供應(yīng)商則逐漸退出市場(chǎng)。

2013年，首款64位SoC的誕生標(biāo)志著手機(jī)SoC技術(shù)的重要突破。此后，SoC芯片的集成度不斷提高，從最初的單一CPU核心，發(fā)展到集成GPU、DSP、ISP、基帶等多種處理單元的復(fù)雜系統(tǒng)。

近年來，手機(jī)SoC市場(chǎng)逐漸形成了高通驍龍、聯(lián)發(fā)科天璣、蘋果A系列處理器三足鼎立的局面，中國芯片產(chǎn)業(yè)也在這一領(lǐng)域積極追趕。華為麒麟系列SoC曾一度成為華為手機(jī)的標(biāo)志性配置，而小米在2025年5月發(fā)布的3nm制程芯片“玄戒O1”，則標(biāo)志著中國大陸首次成功實(shí)現(xiàn)3nm芯片設(shè)計(jì)突破，成為中國科技行業(yè)的重要里程碑事件。

工藝——從沙粒到芯片的蛻變

手機(jī)SoC的制造是人類精密工業(yè)的集大成者，其過程融合了物理學(xué)、化學(xué)、材料學(xué)等多學(xué)科尖端技術(shù)。整個(gè)過程可以概括為三大核心階段：芯片設(shè)計(jì)、芯片制造和封裝測(cè)試。

1.芯片設(shè)計(jì)：繪制藍(lán)圖

在芯片制造之前，需經(jīng)過復(fù)雜的設(shè)計(jì)階段，如同建筑師規(guī)劃一座城市的布局。這一階段始于需求分析，工程師根據(jù)手機(jī)的功能需求確定芯片的性能指標(biāo)，并設(shè)計(jì)整體架構(gòu)。現(xiàn)代手機(jī)SoC需集成CPU、GPU、NPU、ISP、Modem等模塊，類似于規(guī)劃城市的行政區(qū)、交通網(wǎng)和能源系統(tǒng)。

接下來是邏輯設(shè)計(jì)和仿真驗(yàn)證。工程師使用硬件描述語言（如Verilog HDL）將模塊功能轉(zhuǎn)化為代碼，并通過EDA（電子設(shè)計(jì)自動(dòng)化）工具進(jìn)行功能、時(shí)序、功耗等方面的仿真驗(yàn)證。

最后是物理設(shè)計(jì)，將邏輯設(shè)計(jì)轉(zhuǎn)化為物理版圖，包括布局和布線，生成供制造使用的GDSII文件。這一過程需考慮納米級(jí)精度，避免信號(hào)干擾和功耗問題，相當(dāng)于為城市設(shè)計(jì)微觀的“道路和管線”。

2.芯片制造：納米雕刻

芯片制造的核心是將設(shè)計(jì)好的電路“雕刻”到硅晶圓上，需經(jīng)歷數(shù)百道精密工序。這一過程首先從晶圓制備開始，將沙子（二氧化硅）提純?yōu)殡娮蛹?jí)單晶硅，制成圓柱形硅錠，其純度高達(dá)99.9999999%，然后切割為厚度不足1毫米的晶圓片，并通過化學(xué)機(jī)械拋光使其表面光滑如鏡。

光刻是芯片制造中最關(guān)鍵的步驟。它通過光刻機(jī)將掩膜版上的電路圖案投影到涂有光刻膠的晶圓上。對(duì)于先進(jìn)制程芯片，極紫外（EUV）光刻技術(shù)至關(guān)重要，其波長僅13.5nm，可雕刻比病毒還小的結(jié)構(gòu)，是制造5nm以下芯片的核心設(shè)備。值得一提的是，EUV光刻機(jī)由荷蘭ASML獨(dú)家供應(yīng)。2024年，華為Mate 60系列手機(jī)搭載的麒麟9000S芯片被廣泛分析認(rèn)為采用的是DUV光刻機(jī)+多重曝光技術(shù)實(shí)現(xiàn)的等效7nm工藝，這是中國在無EUV條件下實(shí)現(xiàn)先進(jìn)制程的重要里程碑。

隨后是刻蝕與沉積工藝，通過干法刻蝕去除暴露的氧化層，形成電路溝槽，通過離子注入，將特定雜質(zhì)注入硅中改變其導(dǎo)電特性，再通過化學(xué)氣相沉積或物理氣相沉積在溝槽內(nèi)填充金屬或絕緣材料，形成晶體管和導(dǎo)線。這一過程需要重復(fù)數(shù)百次，構(gòu)建多層復(fù)雜的晶體管和金屬互連結(jié)構(gòu)。

3.封裝測(cè)試：激活靈魂

在制造完成后，晶圓需要經(jīng)過切割、封裝和測(cè)試。晶圓測(cè)試是在晶圓切割前，用探針測(cè)試每個(gè)芯片單元的電學(xué)特性，剔除不合格品。然后晶圓被切割成單個(gè)的芯片，封裝到基板上，并用塑封料保護(hù)起來，形成最終芯片的形態(tài)。

最后是全面測(cè)試階段，對(duì)封裝好的芯片進(jìn)行功能和性能測(cè)試，確保其符合規(guī)格。這一過程包括環(huán)境測(cè)試（高溫、低溫、濕度等極端條件）和長期壽命測(cè)試，確保芯片在預(yù)期使用壽命內(nèi)能夠持續(xù)穩(wěn)定工作。

挑戰(zhàn)——手機(jī)SoC的技術(shù)創(chuàng)新方向

隨著物理極限的逼近，手機(jī)SoC的發(fā)展面臨著多重挑戰(zhàn)，同時(shí)也催生了諸多技術(shù)創(chuàng)新。

1.技術(shù)挑戰(zhàn)

制造工藝的極限突破：7nm以下制程面臨量子隧穿效應(yīng)和熱管理難題。當(dāng)晶體管尺寸逼近原子級(jí)別時(shí)，電子可能“穿墻”導(dǎo)致漏電，需要新材料和架構(gòu)突破。

光刻精度挑戰(zhàn)：EUV光刻機(jī)需控制光源波長在原子尺度，其反射鏡表面誤差需小于0.1nm，相當(dāng)于地球表面一顆沙子的高度。

良率與成本控制：3nm制程良率提升至65%，但單片晶圓成本仍超1.2萬美元。良率不高意味著成本偏高，給芯片商業(yè)化帶來挑戰(zhàn)。

2.創(chuàng)新方向

（1）芯粒技術(shù)

面對(duì)先進(jìn)制程成本飆升，芯粒（Chiplet）技術(shù)通過2.5D/3D封裝將不同工藝節(jié)點(diǎn)的小芯片集成。AMD Ryzen 9 7950X3D處理器采用“CPU核心（5nm）+I/O模塊（12nm）+緩存芯片（6nm）”的Chiplet設(shè)計(jì)，在性能提升25%的同時(shí)成本降低30%。

（2）存算一體

在傳統(tǒng)的馮·諾依曼架構(gòu)中，數(shù)據(jù)在處理器和內(nèi)存之間搬運(yùn)消耗了絕大部分能量和時(shí)間。存算一體（Computing-in-Memory，CiM）技術(shù)將計(jì)算單元嵌入到存儲(chǔ)單元（如SRAM、ReRAM）附近甚至內(nèi)部，讓數(shù)據(jù)“就地計(jì)算”，可帶來數(shù)量級(jí)的能效提升。這對(duì)于AI推理等數(shù)據(jù)密集型任務(wù)尤其有效，是突破能效瓶頸的關(guān)鍵技術(shù)之一。

（3）AI原生架構(gòu)

在AI原生（AI-Native）SoC下，AI將不再是SoC的一個(gè)附加功能模塊，而是其設(shè)計(jì)的核心。從系統(tǒng)調(diào)度、資源分配到應(yīng)用交互，都將由AI驅(qū)動(dòng)。NPU的算力將持續(xù)提升，并與CPU、GPU、ISP深度融合，形成一個(gè)統(tǒng)一的AI計(jì)算平臺(tái)。端側(cè)大模型（On-device LLM）的運(yùn)行將成為可能，帶來真正的個(gè)性化、隱私優(yōu)先的智能體驗(yàn)。

2025年，AI算力需求占SoC總面積的40%以上。高通第六代AI引擎集成專用Transformer加速器，使Stable Diffusion模型推理速度提升5倍。蘋果M3芯片的神經(jīng)網(wǎng)絡(luò)引擎支持16億參數(shù)大模型本地運(yùn)行，推動(dòng)端側(cè)AI從感知向認(rèn)知躍遷。

（4）RISC-V架構(gòu)

RISC-V開源架構(gòu)憑借指令集可定制性，在物聯(lián)網(wǎng)領(lǐng)域?qū)崿F(xiàn)功耗<1mW的待機(jī)模式，成為ARM的有力競(jìng)爭(zhēng)者。這一趨勢(shì)也為中國芯片產(chǎn)業(yè)提供了繞過ARM架構(gòu)限制的新路徑。

趨勢(shì)——下一代手機(jī)SoC的走向

基于當(dāng)前技術(shù)發(fā)展軌跡，可以預(yù)測(cè)下一代手機(jī)SoC芯片將呈現(xiàn)以下趨勢(shì)：

1.3D堆疊與異構(gòu)集成

下一代SoC將更多采用3D堆疊技術(shù)，通過多層芯片堆疊提升性能。這種技術(shù)類似于建設(shè)摩天大樓，在有限的占地面積內(nèi)創(chuàng)造更大的使用空間，大幅提高晶體管密度和互聯(lián)帶寬。臺(tái)積電的CoWoS封裝技術(shù)已實(shí)現(xiàn)芯片間互連密度達(dá)1.6Tbps/mm2，延遲低于2ns。

2.端側(cè)AI的深度融合

AI將進(jìn)一步從專用功能向通用計(jì)算平臺(tái)演進(jìn)，NPU將成為SoC的核心組件而非輔助單元。2025年的SoC芯片已不僅是硬件，而是融合了算法、材料、封裝的系統(tǒng)解決方案。未來，我們可能看到AI原生架構(gòu)的SoC，其整個(gè)芯片設(shè)計(jì)都圍繞AI計(jì)算優(yōu)化，而傳統(tǒng)計(jì)算單元?jiǎng)t成為輔助模塊。

3.能效優(yōu)先的設(shè)計(jì)

隨著設(shè)備續(xù)航需求提升和散熱限制，能效比將成為芯片設(shè)計(jì)的首要考量。聯(lián)發(fā)科天璣9400采用“全大核”架構(gòu)，通過動(dòng)態(tài)電壓頻率調(diào)整技術(shù)，使游戲場(chǎng)景功耗降低18%。未來，芯片可能會(huì)采用更加精細(xì)的功率管理策略，甚至出現(xiàn)“按需激活”的晶體管設(shè)計(jì)，進(jìn)一步降低靜態(tài)功耗。

4.軟硬協(xié)同的垂直優(yōu)化

隨著蘋果M系列芯片的成功，軟硬協(xié)同設(shè)計(jì)的重要性日益凸顯。小米玄戒O1的“自研突破”不僅體現(xiàn)在架構(gòu)創(chuàng)新上，更體現(xiàn)在能效優(yōu)化、軟硬協(xié)同的一體式進(jìn)步上。未來，手機(jī)廠商將更加注重芯片與操作系統(tǒng)的深度整合，打造差異化競(jìng)爭(zhēng)優(yōu)勢(shì)。

結(jié)語：重構(gòu)人機(jī)交互的未來

手機(jī)SoC芯片的發(fā)展史，是一部人類追求極致性能與能效的編年史。從1974年Microma手表中的第一個(gè)SoC產(chǎn)品，到今天集成超200億晶體管的3nm芯片，這一進(jìn)程不僅體現(xiàn)了技術(shù)創(chuàng)新的加速度，更預(yù)示著人機(jī)交互方式的根本性變革。

當(dāng)SoC芯片的晶體管密度接近原子級(jí)別，當(dāng)芯粒封裝實(shí)現(xiàn)積木式芯片組合，當(dāng)AI原生成為標(biāo)準(zhǔn)配置，我們正見證一場(chǎng)計(jì)算架構(gòu)的革命。從智能手機(jī)到自動(dòng)駕駛汽車，從工業(yè)機(jī)器人到智慧城市，這些指甲蓋大小的硅片正在重新定義人類與技術(shù)的交互方式。

未來，隨著量子計(jì)算、神經(jīng)形態(tài)計(jì)算等新技術(shù)的成熟，手機(jī)SoC可能會(huì)迎來更加根本的變革。但無論如何演進(jìn)，其核心目標(biāo)始終不變：以更少的能源消耗，實(shí)現(xiàn)更強(qiáng)大的計(jì)算能力，讓技術(shù)更好地服務(wù)于人類需求。

本文作者：

邱元陽

河南省安陽縣職業(yè)中專

文章刊登于《中國信息技術(shù)教育》

2026年第1期

引用請(qǐng)注明參考文獻(xiàn)：

邱元陽.SoC：智能時(shí)代的數(shù)字基石[J].中國信息技術(shù)教育，2026（01）：85-88.

歡迎訂閱

識(shí)別上方二維碼訂閱紙質(zhì)版或電子版雜志