公眾號記得加星標(biāo)??，第一時間看推送不會錯過。

為了解決芯片行業(yè)的人才短缺問題，人們正在開發(fā)和測試各種新方法，從更廣泛地部署人工智能工具到對工程專業(yè)畢業(yè)生進(jìn)行核心學(xué)習(xí)領(lǐng)域以外的交叉培訓(xùn)。

在人工智能領(lǐng)域，新型工具能夠幫助工程師更高效地設(shè)計和驗(yàn)證半導(dǎo)體硬件，從而彌補(bǔ)部分不足。大型語言模型和自然語言智能體人工智能工具可以被訓(xùn)練成定制化的助手。隨著需要更先進(jìn)的芯片來驅(qū)動用于輔助芯片設(shè)計的人工智能，這項(xiàng)技術(shù)將持續(xù)發(fā)展、演變和融合，形成一個循環(huán)。

與此同時，學(xué)術(shù)界正在嘗試各種不同的方法來填補(bǔ)人才缺口，包括縮短培訓(xùn)時間、加強(qiáng)培訓(xùn)和交叉培訓(xùn)，以及利用機(jī)器學(xué)習(xí)工具、大型語言模型、多智能體人工智能和混合專家人工智能來訓(xùn)練軟件工程師，使其能夠勝任硬件工程師的工作。教會軟件工程師如何設(shè)計硬件或許可行，但這并非易事。

“仍然需要一些教育和職業(yè)培訓(xùn)，” Cadence公司驗(yàn)證軟件產(chǎn)品管理高級總監(jiān)Matthew Graham表示。“要與人工智能或任何解決方案交互，必須對其工作原理有一定的基本了解。但這些人需要精通RTL編寫嗎？不需要?；蛟S芯片開發(fā)人員不再需要學(xué)習(xí)SystemVerilog或VHDL的工作原理。或者，他們只需要一些基本了解，就像編寫C、C++、Python或其他任何一種編程語言的人一樣。他們都從根本上理解編譯器會生成匯編代碼和機(jī)器代碼。他們實(shí)際上并不編寫這些代碼，也不需要編寫，更不需要精通。他們只需要從根本上理解，當(dāng)他們編寫代碼時，底層會發(fā)生這些事情。”

未來，芯片開發(fā)人員和驗(yàn)證工程師所需的技能將與現(xiàn)在的工程師有所不同?！八麄兊墓ぷ鲗⒏咏浖こ處煟备窭锥蚰氛f道。“回想25年前我剛?cè)胄械臅r候，我從事集成電路開發(fā)，很快就轉(zhuǎn)型成為一名驗(yàn)證工程師，因?yàn)槲覍W(xué)習(xí)了面向?qū)ο缶幊?。?dāng)時，面向?qū)ο缶幊滩粌H是計算機(jī)工程課程的一部分，也是電氣工程課程的一部分，這在電氣工程領(lǐng)域尚屬首例。SystemVerilog的前身——Specman和Vera——出現(xiàn)后，人們發(fā)現(xiàn)，所有編寫RTL代碼的硬件工程師都不了解如何使用這項(xiàng)技術(shù)。因此，你，這位碰巧學(xué)過一些軟件工程課程的電氣工程師，現(xiàn)在可以成為一名驗(yàn)證工程師，因?yàn)檫@正是我們需要的技能。未來也會如此。未來會多一個軟件組件。難道我們只會招收軟件工程師，完全不對他們進(jìn)行任何培訓(xùn)，他們就能開發(fā)硬件嗎？我對此表示懷疑。這仍然需要一些特定的領(lǐng)域知識?！?/p>

傳統(tǒng)硬件設(shè)計，尤其是在RTL或電路層面，需要對數(shù)字邏輯、時序、驗(yàn)證以及模擬電路概念有深入的理解。“與大多數(shù)軟件環(huán)境相比，硬件工具鏈和工作流程通常更復(fù)雜、抽象程度更低，” Synopsys產(chǎn)品管理高級總監(jiān)Anand Thiruvengadam表示?！坝布_發(fā)涉及物理約束、綜合、時序收斂和制造工藝等諸多因素，這些通常并非軟件工程師的專業(yè)領(lǐng)域?！?/p>

然而，新的工具正在實(shí)現(xiàn)更高層次的抽象，一些新的工具和平臺允許以更高的層次描述硬件——更接近軟件工程范式?！袄?，一些系統(tǒng)允許使用高級語言或圖形界面來指定硬件功能，然后這些描述會自動合成硬件描述，”Thiruvengadam說道?！叭斯ぶ悄茯?qū)動的工具可以幫助自動化硬件設(shè)計的許多底層細(xì)節(jié)，例如生成測試平臺、優(yōu)化布局或提出設(shè)計改進(jìn)建議。這使得那些不具備深厚硬件專業(yè)知識的人也能做出有意義的貢獻(xiàn)?！?/p>

ChipAgents研究主管、卡內(nèi)基梅隆大學(xué)博士生張克勛認(rèn)為，我們?nèi)匀恍枰布こ處焷碓O(shè)計優(yōu)秀的芯片，因?yàn)槿斯ぶ悄茉谲浖こ填I(lǐng)域的進(jìn)展和大規(guī)模應(yīng)用遠(yuǎn)比芯片設(shè)計領(lǐng)域更為廣泛和成熟。“我們看到入門級、初級工程師的數(shù)量正在減少，”他說道。“經(jīng)驗(yàn)豐富的軟件工程師備受重視，因?yàn)槿斯ぶ悄鼙举|(zhì)上是一種工具。你可以用更好的工具做更多的事情，但你仍然需要使用工具的人能夠充分理解問題，從而構(gòu)建出他們所設(shè)計的架構(gòu)?！?/p>

和如今大多數(shù)事物一樣，芯片設(shè)計師也在利用人工智能來節(jié)省時間?！拔以撊绾巫尮ぞ吒斓貫槲夜ぷ?，而不是必須閱讀文檔的每一部分？” Baya Systems的首席商務(wù)官 Nandan Nayampally 說?！拔夷芊裣蚬ぞ咛岢鑫业男枨螅缓笏嬖V我該怎么做？在開始制定規(guī)范時，人工智能能否為我提供一個良好的起點(diǎn)？如果它能提供一個起點(diǎn)，那么系統(tǒng)設(shè)計就能更快地完成。如果它能在設(shè)計過程中提供更多指導(dǎo)，就能幫助我提高設(shè)計效率。這就是設(shè)計師們看待人工智能的方式。它能否創(chuàng)建小型通用系統(tǒng)？它能否提供足夠高效且無需進(jìn)一步優(yōu)化的簡單起點(diǎn)？或許可以，但目前還無法做到?，F(xiàn)在，更重要的是更好地了解工具，了解其功能，找到一個良好的起點(diǎn)，然后更快地進(jìn)行優(yōu)化，從而縮短設(shè)計周期，加快產(chǎn)品上市速度?！?/p>

如何讓軟件工程師設(shè)計硬件？

加州大學(xué)洛杉磯分校計算機(jī)科學(xué)杰出教授 Jason Cong 在過去二十年里一直在研究這個問題。

叢先生在DAC[1]引用美國勞工統(tǒng)計局的數(shù)據(jù)說：“大約有200萬人自稱是軟件開發(fā)人員。我假設(shè)他們以軟件編程為生。硬件設(shè)計師不到10萬人。我找不到集成電路設(shè)計師這個類別，所以就把所有類別都?xì)w為一類了?！边@些粗略的數(shù)字表明，軟件工程師與硬件工程師的比例超過20比1。

叢教授和他的團(tuán)隊發(fā)表了許多關(guān)于如何幫助軟件工程師設(shè)計硬件的技術(shù)論文，他在演講中得出了這樣的結(jié)論：“其中一個重要信息是，精心設(shè)計的AI/ML工具絕對可以幫助芯片設(shè)計。我向大家展示了我們?nèi)绾螌D神經(jīng)網(wǎng)絡(luò)（GNN）與邏輯學(xué)習(xí)模型（LLM）、捕獲設(shè)計層次結(jié)構(gòu)、程序轉(zhuǎn)換、從FPGA到ASIC的任務(wù)轉(zhuǎn)移以及利用專家團(tuán)隊進(jìn)行領(lǐng)域轉(zhuǎn)移結(jié)合起來?！?/p>

圖 1：讓軟件工程師參與芯片設(shè)計的步驟

展望未來，我們將采用一種結(jié)合機(jī)器和人類智能的多智能體方法?！拔业哪繕?biāo)非常明確，我希望讓這位接受過軟件編程訓(xùn)練的年輕女士能夠進(jìn)行芯片設(shè)計，”Cong指出。衡量成功的標(biāo)準(zhǔn)是，硬件設(shè)計能夠像編寫另一個PyTorch庫一樣簡單。“在我教授的本科CS-133課程中，我們?nèi)〉昧艘恍┏晒ΑＴ诙潭桃恢馨氲臅r間里，他們就能使用高級綜合技術(shù)，并在AWS F1云平臺上設(shè)計CNN加速器。”

（來源：semiengineering ）

*免責(zé)聲明：本文由作者原創(chuàng)。文章內(nèi)容系作者個人觀點(diǎn)，半導(dǎo)體行業(yè)觀察轉(zhuǎn)載僅為了傳達(dá)一種不同的觀點(diǎn)，不代表半導(dǎo)體行業(yè)觀察對該觀點(diǎn)贊同或支持，如果有任何異議，歡迎聯(lián)系半導(dǎo)體行業(yè)觀察。

今天是《半導(dǎo)體行業(yè)觀察》為您分享的第4322期內(nèi)容，歡迎關(guān)注。

加星標(biāo)??第一時間看推送

求推薦