號(hào)稱“芯片奧林匹克”的半導(dǎo)體行業(yè)年度頂級(jí)電路會(huì)議ISSCC 2026釋放出一批具有直接市場(chǎng)意義的技術(shù)信號(hào)——三星HBM4性能數(shù)據(jù)首度公開，英偉達(dá)與Broadcom的光互聯(lián)路線圖趨于清晰，AMD、微軟等巨頭的AI加速器架構(gòu)細(xì)節(jié)也相繼披露。

據(jù)頂級(jí)半導(dǎo)體分析機(jī)構(gòu)Semianalysis ，三星在本屆會(huì)議上展示的HBM4技術(shù)數(shù)據(jù)顯示，其帶寬達(dá)3.3 TB/s，引腳速度最高可達(dá)13 Gb/s，超出JEDEC標(biāo)準(zhǔn)逾兩倍，表明三星正在縮小與SK海力士之間的技術(shù)差距。與此同時(shí)，英偉達(dá)在會(huì)上提出的DWDM光互聯(lián)方案，與OCI MSA行業(yè)聯(lián)盟同期發(fā)布的規(guī)范高度吻合，進(jìn)一步明確了下一代AI數(shù)據(jù)中心互聯(lián)的技術(shù)走向。

三星HBM4若能在良率和可靠性上持續(xù)改善，將對(duì)SK海力士的市場(chǎng)主導(dǎo)地位構(gòu)成實(shí)質(zhì)性挑戰(zhàn)；而光互聯(lián)標(biāo)準(zhǔn)的逐步收斂，則意味著相關(guān)供應(yīng)鏈的投資窗口正在打開。

ISSCC：半導(dǎo)體行業(yè)的年度技術(shù)風(fēng)向標(biāo)

先簡(jiǎn)單介紹一下ISSCC，國(guó)際固態(tài)電路會(huì)議，是半導(dǎo)體領(lǐng)域三大頂級(jí)學(xué)術(shù)會(huì)議之一，另外兩個(gè)為IEDM和VLSI。與后兩者相比，ISSCC更側(cè)重電路集成與實(shí)現(xiàn)，幾乎每篇論文均附有電路圖及實(shí)測(cè)數(shù)據(jù)，是業(yè)界觀察芯片技術(shù)實(shí)際落地進(jìn)展的重要窗口。

今年的ISSCC尤為值得關(guān)注。據(jù)SemiAnalysis指出，往年ISSCC的論文對(duì)產(chǎn)業(yè)的直接影響參差不齊，但2026年明顯不同——大量論文與當(dāng)前市場(chǎng)熱點(diǎn)高度相關(guān)，涵蓋HBM4、LPDDR6、GDDR7、NAND閃存、共封裝光學(xué)（CPO）、先進(jìn)芯片間互聯(lián)，以及來自聯(lián)發(fā)科、AMD、英偉達(dá)、微軟等廠商的處理器架構(gòu)。

三星HBM4：性能突破，但良率與成本仍是隱憂

三星是三大內(nèi)存廠商中唯一在本屆ISSCC發(fā)表HBM4技術(shù)論文的企業(yè)。

其展示的HBM4采用12層堆疊、36 GB容量，配備2048個(gè)IO引腳，帶寬達(dá)3.3 TB/s，核心DRAM采用第六代10nm級(jí)（1c）工藝，邏輯基底芯片則采用SF4先進(jìn)邏輯制程。

最關(guān)鍵的架構(gòu)變化在于基底芯片的制程分離。HBM4將基底芯片從DRAM制程遷移至SF4邏輯制程，使工作電壓（VDDQ）從HBM3E的1.1V降至0.75V，降幅達(dá)32%，同時(shí)實(shí)現(xiàn)更高的晶體管密度與更優(yōu)的面積效率。結(jié)合自適應(yīng)體偏置（ABB）控制技術(shù)和4倍TSV數(shù)量提升，三星HBM4在低于1V核心電壓下可達(dá)11 Gb/s引腳速度，最高可至13 Gb/s，大幅超越JEDEC HBM4標(biāo)準(zhǔn)規(guī)定的6.4 Gb/s上限。

然而，這一技術(shù)路線存在明顯代價(jià)。SF4制程的成本高于SK海力士采用的臺(tái)積電N12工藝及美光的內(nèi)部CMOS基底方案。更關(guān)鍵的是，三星1c制程的前端良率去年僅約50%，盡管持續(xù)改善，但較低的良率對(duì)HBM4的毛利率構(gòu)成壓力。SemiAnalysis指出，三星HBM歷史上的利潤(rùn)率本就低于SK海力士，這一格局在HBM4世代仍面臨挑戰(zhàn)。

在可靠性與穩(wěn)定性方面，三星目前仍落后于SK海力士，但技術(shù)層面的追趕態(tài)勢(shì)已較為明顯。

LPDDR6與GDDR7：三星與SK海力士各有側(cè)重

三星與SK海力士均在本屆ISSCC展示了LPDDR6芯片。兩家的產(chǎn)品均支持最高14.4 Gb/s的數(shù)據(jù)速率，較最快的LPDDR5X提升約35%。

在低電壓性能上，兩家存在差異。三星LPDDR6可在0.97V下達(dá)到12.8 Gb/s，而SK海力士在0.95V下僅能達(dá)到10.9 Gb/s，顯示三星在低引腳速度下的功耗效率更具優(yōu)勢(shì)。三星還同步展示了基于SF2制程的LPDDR6 PHY，支持效率模式下讀取功耗降低近50%。

SK海力士的亮點(diǎn)則在于GDDR7。其基于1c制程的GDDR7最高可達(dá)48 Gb/s（1.2V），即便在1.05V/0.9V的低電壓下也能達(dá)到30.3 Gb/s，高于RTX 5080所搭載的30 Gb/s顯存。位密度達(dá)到0.412 Gb/mm2，顯著優(yōu)于三星1b制程的0.309 Gb/mm2。

值得注意的是，SemiAnalysis指出，英偉達(dá)此前公布的搭載128GB GDDR7的Rubin CPX大上下文AI處理器，已從2026年路線圖中基本消失，英偉達(dá)轉(zhuǎn)而聚焦于Groq LPX方案的推出。

光互聯(lián)：英偉達(dá)DWDM路線與行業(yè)標(biāo)準(zhǔn)趨于收斂

光互聯(lián)是本屆ISSCC另一核心議題，直接關(guān)系到下一代AI加速器集群的組網(wǎng)方式。

英偉達(dá)在會(huì)上提出了基于DWDM（密集波分復(fù)用）的光互聯(lián)方案，采用每波長(zhǎng)32 Gb/s、8個(gè)波長(zhǎng)復(fù)用的架構(gòu)，并以第9個(gè)波長(zhǎng)進(jìn)行時(shí)鐘轉(zhuǎn)發(fā)，以簡(jiǎn)化SerDes設(shè)計(jì)、提升能效。這與OFC 2026前夕成立的OCI MSA（光計(jì)算互聯(lián)多源協(xié)議）所發(fā)布的規(guī)范高度吻合——OCI MSA聚焦于200 Gb/s雙向鏈路，采用4波長(zhǎng)50G NRZ的DWDM方案用于規(guī)模擴(kuò)展（scale-up）互聯(lián)。

這一進(jìn)展厘清了此前市場(chǎng)的疑惑：英偉達(dá)的COUPE光引擎面向200G PAM4 DR光學(xué)的規(guī)模擴(kuò)展（scale-out）交換，而DWDM則用于規(guī)模擴(kuò)展（scale-up）互聯(lián)，兩條路線并行不悖。

Broadcom方面，其展示了6.4T MZM光引擎，由64路約100G PAM4通道組成，并在Tomahawk 5 51.2T CPO系統(tǒng)中完成測(cè)試驗(yàn)證。Broadcom表示未來將切換至COUPE方案，但現(xiàn)有產(chǎn)品仍沿用其他封裝路線。

Marvell則展示了面向數(shù)據(jù)中心園區(qū)場(chǎng)景的800G Coherent-Lite收發(fā)器，功耗僅為3.72 pJ/b（不含硅光子），約為傳統(tǒng)相干收發(fā)器的一半，在40公里光纖上的延遲低于300納秒。

先進(jìn)封裝與芯片間互聯(lián)：多路技術(shù)競(jìng)逐

隨著多芯片設(shè)計(jì)成為主流，芯片間互聯(lián)成為性能瓶頸，多家企業(yè)在本屆ISSCC展示了各自方案。

臺(tái)積電展示了主動(dòng)局部硅互聯(lián)（aLSI）技術(shù)，通過在橋接芯片中引入邊沿觸發(fā)收發(fā)器（ETT）電路，改善信號(hào)完整性，將PHY深度從1043μm壓縮至850μm，總功耗僅0.36 pJ/b。SemiAnalysis指出，該測(cè)試載體的封裝設(shè)計(jì)與AMD MI450 GPU高度吻合，暗示aLSI可能是AMD下一代產(chǎn)品的封裝方案。

英特爾展示了兼容UCIe-S標(biāo)準(zhǔn)的芯片間接口，基于22nm制程，可在標(biāo)準(zhǔn)有機(jī)封裝上實(shí)現(xiàn)最高48 Gb/s/通道、傳輸距離30mm的互聯(lián)，被認(rèn)為是未來Diamond Rapids至強(qiáng)CPU的原型方案。

微軟則披露了其芯片間互聯(lián)細(xì)節(jié)，基于臺(tái)積電N3P制程，在24 Gb/s下系統(tǒng)功耗為0.33 pJ/b，SemiAnalysis認(rèn)為這正是微軟Cobalt 200 CPU中連接兩顆計(jì)算小芯片的定制高帶寬互聯(lián)。

AI加速器：AMD、微軟、Rebellions架構(gòu)細(xì)節(jié)首度公開

AMD在會(huì)上詳細(xì)介紹了MI355X GPU相對(duì)于MI300X的改進(jìn)。核心計(jì)算芯片（XCD）從N5遷移至N3P制程，矩陣吞吐量翻倍而面積不變；IO芯片（IOD）從4顆合并為2顆，減少了芯片間互聯(lián)開銷，互聯(lián)功耗降低約20%。

微軟Maia 200是本屆會(huì)議披露的另一重要AI加速器。作為目前主流HBM加速器中最后堅(jiān)守光罩級(jí)單片設(shè)計(jì)的產(chǎn)品，Maia 200基于臺(tái)積電N3P制程，集成超過10 PFLOPS的FP4算力、6顆HBM3E及28路400 Gb/s全雙工芯片間鏈路，封裝方案與英偉達(dá)H100類似，采用CoWoS-S中介層。

韓國(guó)AI芯片初創(chuàng)公司Rebellions則首度公開了其Rebel100加速器的架構(gòu)細(xì)節(jié)。該芯片采用三星SF4X制程及I-CubeS先進(jìn)封裝，配備4顆計(jì)算芯片和4顆HBM3E，并集成硅電容以改善HBM3E供電質(zhì)量。SemiAnalysis指出，三星可能通過捆綁I-CubeS封裝與前端制程，并以HBM供貨條件為籌碼，推動(dòng)這一尚未獲得主流AI加速器采用的封裝技術(shù)打入市場(chǎng)。