AI算力的狂飆，正在重塑整個(gè)半導(dǎo)體產(chǎn)業(yè)的需求邏輯。而在這條產(chǎn)業(yè)鏈上，有一個(gè)“賣鏟子”的賽道正迎來確定性爆發(fā)——半導(dǎo)體設(shè)備。

01

半導(dǎo)體設(shè)備，坐上“快車”

2025年，存儲(chǔ)市場(chǎng)的漲價(jià)潮貫穿全年。疊加HBM（高帶寬內(nèi)存）與DDR5需求的集中爆發(fā)，以及全球行業(yè)巨頭的擴(kuò)產(chǎn)動(dòng)作，半導(dǎo)體設(shè)備市場(chǎng)直接坐上了需求增長(zhǎng)的“快車”，成為最大受益領(lǐng)域之一。

國(guó)際半導(dǎo)體產(chǎn)業(yè)協(xié)會(huì)（SEMI）近日發(fā)布的《半導(dǎo)體設(shè)備年終預(yù)測(cè)——OEM視角》報(bào)告給出了明確信號(hào)：預(yù)計(jì)2025年全球半導(dǎo)體設(shè)備原始設(shè)備制造商（OEM）的半導(dǎo)體制造設(shè)備總銷售額將達(dá)到創(chuàng)紀(jì)錄的1330億美元，同比增長(zhǎng)13.7%。預(yù)計(jì)未來兩年半導(dǎo)體制造設(shè)備銷售額將繼續(xù)增長(zhǎng)，2026年和2027年分別達(dá)到1450億美元和1560億美元。這一增長(zhǎng)主要得益于AI相關(guān)投資的推動(dòng)，尤其是在尖端邏輯電路、存儲(chǔ)器以及先進(jìn)封裝技術(shù)的應(yīng)用方面。

從細(xì)分領(lǐng)域來看，增長(zhǎng)脈絡(luò)同樣清晰可辨。SEMI指出，晶圓制造設(shè)備（WFE）領(lǐng)域2024年創(chuàng)下1040億美元的銷售額紀(jì)錄后，預(yù)計(jì)到2025年將增長(zhǎng)11.0%，達(dá)到1157億美元。這一預(yù)測(cè)值較SEMI 2025年中期設(shè)備預(yù)測(cè)中的1108億美元有所上調(diào)，反映出為支持AI計(jì)算，DRAM和高帶寬內(nèi)存（HBM）領(lǐng)域的投資力度超出預(yù)期。

全球存儲(chǔ)廠商的擴(kuò)產(chǎn)與技術(shù)升級(jí)動(dòng)作，正成為拉動(dòng)半導(dǎo)體設(shè)備需求的核心引擎。

國(guó)內(nèi)方面，根據(jù)長(zhǎng)鑫招股書，其募集資金將重點(diǎn)投向三大方向“存儲(chǔ)器晶圓制造量產(chǎn)線技術(shù)升級(jí)改造項(xiàng)目”（擬投入75億元）、“DRAM存儲(chǔ)器技術(shù)升級(jí)項(xiàng)目”（擬投入130億元）及前瞻研發(fā)項(xiàng)目。上述一系列項(xiàng)目的落地，有望直接帶動(dòng)半導(dǎo)體設(shè)備市場(chǎng)需求增長(zhǎng)。

國(guó)際存儲(chǔ)龍頭同樣動(dòng)作頻頻，韓國(guó)兩大存儲(chǔ)芯片企業(yè)三星與SK海力士正加速推進(jìn)內(nèi)存產(chǎn)能擴(kuò)張。其中三星電子近期不僅提高了韓國(guó)本土DRAM和NAND閃存生產(chǎn)線的運(yùn)行效率，更將資源集中于HBM等高端產(chǎn)品的制造。此外，該公司已于11月重啟平澤第五工廠的建設(shè)工作，計(jì)劃于2028年啟動(dòng)量產(chǎn)，旨在增強(qiáng)其在先進(jìn)存儲(chǔ)技術(shù)領(lǐng)域的供應(yīng)能力。

與此同時(shí)，SK海力士位于清州的M15X新工廠已進(jìn)入投產(chǎn)前的關(guān)鍵準(zhǔn)備階段，該工廠將專注于DRAM及面向AI應(yīng)用的存儲(chǔ)解決方案。據(jù)業(yè)內(nèi)高層透露，SK海力士正力爭(zhēng)在2027年之前完成龍仁半導(dǎo)體園區(qū)內(nèi)的首座晶圓廠建設(shè)，該項(xiàng)目整體規(guī)模相當(dāng)于六座M15X級(jí)別工廠，顯示其對(duì)未來市場(chǎng)需求的積極布局。值得注意的是，SK海力士的DRAM月產(chǎn)能為50萬(wàn)片晶圓，即使加上M15X芯片，也只能達(dá)到55萬(wàn)片。相比之下，三星電子的月產(chǎn)能高達(dá)65萬(wàn)片晶圓。

SEMI數(shù)據(jù)顯示，預(yù)計(jì)到2026年，韓國(guó)將重回全球芯片設(shè)備支出第二位，達(dá)到約296.6億美元，較2025年預(yù)計(jì)的233.2億美元增長(zhǎng)27.2%。這一顯著增幅，直觀反映出全球存儲(chǔ)器相關(guān)需求帶動(dòng)下，韓國(guó)半導(dǎo)體領(lǐng)域資本支出的強(qiáng)勁反彈態(tài)勢(shì)。

從全球半導(dǎo)體設(shè)備投資格局的階段性變化來看，2025年中國(guó)臺(tái)灣仍將以約261.6億美元的投資額位居全球第二，略微領(lǐng)先于韓國(guó)；但到2026年，這一排名將發(fā)生逆轉(zhuǎn)——韓國(guó)將重回第二位，而中國(guó)大陸仍將穩(wěn)居首位，預(yù)計(jì)當(dāng)年在半導(dǎo)體設(shè)備領(lǐng)域的投入將達(dá)到約392.5億美元。

那么，隨著存儲(chǔ)市場(chǎng)熱度攀升，核心帶動(dòng)了哪些半導(dǎo)體設(shè)備品類？

02

這些半導(dǎo)體設(shè)備，熱度飆升

存儲(chǔ)芯片的進(jìn)化史，本質(zhì)是一部“空間爭(zhēng)奪戰(zhàn)”。從2D平面到3D堆疊，NAND閃存層數(shù)已突破400層大關(guān)，未來還將向1000層邁進(jìn)。DRAM向垂直通道晶體管（VCT）演進(jìn)，HBM通過硅通孔（TSV）技術(shù)實(shí)現(xiàn)芯片垂直互聯(lián)。這種技術(shù)躍遷對(duì)半導(dǎo)體設(shè)備提出了顛覆性要求。

其中 3D NAND擴(kuò)產(chǎn)、DRAM技術(shù)演進(jìn)對(duì)刻蝕/沉積設(shè)備拉動(dòng)最強(qiáng)，HBM擴(kuò)產(chǎn)則額外提升光刻、ALD、混合鍵合等設(shè)備需求。

3D NAND/DRAM，刻蝕、沉積設(shè)備需求激增

刻蝕設(shè)備就像半導(dǎo)體制造的“精密雕刻刀”，核心作用是按預(yù)設(shè)圖形，選擇性去除晶圓表面不必要的材料。

與2D NAND時(shí)代刻蝕僅作為光刻配套工序不同，3D NAND 制造工藝中，增加集成度的主要方法不再是縮小單層上線寬而是增加堆疊的層數(shù)?？涛g要在氧化硅和氮化硅一對(duì)的疊層結(jié)構(gòu)上，加工 40：1 到 60：1 的極深孔或極深的溝槽，3D NAND 層數(shù)的增加要求刻蝕技術(shù)實(shí)現(xiàn)更高的深寬比。

以某種 3D NAND 技術(shù)路線為例，在 150 k/月假定產(chǎn)能下，隨著堆疊層數(shù)的增加，刻蝕設(shè)備用量占比不斷攀升，當(dāng) 3D NAND 層數(shù)從 32 層提升到 128層時(shí)，刻蝕設(shè)備使用量占比從 34.9%上升到 48.4%；對(duì)于不同技術(shù)節(jié)點(diǎn)各個(gè)刻蝕工藝刻蝕設(shè)備用量情況，對(duì)于不同堆疊層數(shù) 3D NAND，CMOS 驅(qū)動(dòng)部分的刻蝕設(shè)備用量需求不變，Array 存儲(chǔ)結(jié)構(gòu)刻蝕設(shè)備數(shù)量的變化比較明顯，其中涉及的刻蝕工藝為溝道孔洞（Channel Hole）、臺(tái)階（Stair Step）、狹縫（Slit）、接觸孔（Contact Via）和清理（Clear Out）。由于臺(tái)階刻蝕單次形成的臺(tái)階數(shù)量固定，因此設(shè)備數(shù)量需求幾乎正比于堆疊層數(shù)。另一方面，隨著堆疊層不斷升高，待刻蝕膜厚相應(yīng)增加，溝道通孔、狹縫和接觸孔的刻蝕加工時(shí)間會(huì)變長(zhǎng)甚至翻倍，單設(shè)備的 WPH 下降導(dǎo)致工藝設(shè)備數(shù)量需求增加。

SEMI預(yù)測(cè)，2026-2028年間全球存儲(chǔ)領(lǐng)域設(shè)備支出將達(dá)1360億美元，其中3D NAND相關(guān)投資占比超40%，而刻蝕設(shè)備作為核心環(huán)節(jié)，將持續(xù)享受這一波擴(kuò)產(chǎn)紅利。

DRAM 也有類似的 3D 堆疊層數(shù)的技術(shù)路線圖。這使得對(duì)刻蝕設(shè)備的需求量和性能要求呈指數(shù)級(jí)增長(zhǎng)。

如果說刻蝕是“減法”，那薄膜沉積就是“加法”——通過在晶圓表面交替堆疊導(dǎo)電膜、絕緣膜等材料，為半導(dǎo)體器件構(gòu)建基礎(chǔ)疊層結(jié)構(gòu)。3D NAND層數(shù)越多，需要的沉積步驟就越多，對(duì)沉積設(shè)備的需求自然同步爆發(fā)。比如，從24層到232層3D NAND，每層均需要經(jīng)過薄膜沉積工藝步驟，催生更多的薄膜沉積設(shè)備需求。

薄膜沉積技術(shù)可以分為化學(xué)氣相沉積（CVD）和物理氣相沉積（PVD），此外還會(huì)少量使用電鍍、蒸發(fā)等其他工藝。近年來還出現(xiàn)了較為先進(jìn)的原子層沉積（ALD），用于精細(xì)度要求較高的沉積。

其中ALD設(shè)備相比于CVD和PVD設(shè)備，可以實(shí)現(xiàn)高深寬比、極窄溝槽開口的優(yōu)異臺(tái)階覆蓋率及精確薄膜厚度控制，因此在由2D轉(zhuǎn)為3D堆疊結(jié)構(gòu)的NAND Flash工藝中的需求占比會(huì)增加。根據(jù)東京電子的披露，在Flash芯片產(chǎn)線的資本開支占比中，2D時(shí)代的薄膜沉積設(shè)備占比為18%，3D時(shí)代的占比為26%。同時(shí)，隨著層數(shù)的不斷增加，深寬比進(jìn)一步增大，需要的ALD設(shè)備更多。HBM，光刻、ALD、鍵合設(shè)備需求陡增

HBM便是通過垂直堆疊多層DRAM芯片（通常4-16層），每層容量可達(dá)2-24GB，利用TSV技術(shù)形成高密度存儲(chǔ)單元。

除刻蝕、薄膜沉積設(shè)備外，HBM 對(duì)光刻設(shè)備及混合鍵合設(shè)備同樣提出更高要求。

光刻設(shè)備需求升級(jí)核心源于DRAM制程微縮與HBM高密度互聯(lián)對(duì)圖形化精度的極致要求。DRAM第六代制程（D1c）已規(guī)?；瘧?yīng)用EUV光刻，三星、美光、SK海力士雖路線差異化，但均依賴EUV實(shí)現(xiàn)精度突破；相較于ArFi光刻，13.5nm波長(zhǎng)的EUV可減少多重圖案化依賴，為VCT架構(gòu)成型提供支撐。HBM領(lǐng)域，TSV接口倍增（HBM4達(dá)2048個(gè)）與線路微米級(jí)間距，進(jìn)一步推高EUV光刻需求優(yōu)先級(jí)。

混合鍵合設(shè)備是HBM制造過程中的關(guān)鍵設(shè)備之一?，F(xiàn)階段HBM3/3E（8–12層）主要依賴傳統(tǒng)微凸塊（Micro Bump）技術(shù)，采用的熱壓鍵合（TCB）設(shè)備以TC-NCF（非導(dǎo)電薄膜熱壓鍵合）與TC-MUF（模塑底部填充熱壓鍵合）兩條路線并行發(fā)展。然而，隨著堆疊層數(shù)的增加，傳統(tǒng)TC-NCF的散熱問題被逐漸放大，TC-MUF技術(shù)成為新一代HBM量產(chǎn)的主流技術(shù)。未來伴隨著層數(shù)進(jìn)一步增加以及總高受限的大前提，混合鍵合則被視為未來HBM進(jìn)一步演進(jìn)的關(guān)鍵。

03

設(shè)備國(guó)產(chǎn)化，進(jìn)階之路

伴隨 3D NAND、DRAM 及 HBM 等存儲(chǔ)芯片技術(shù)的快速迭代，刻蝕、薄膜沉積、混合鍵合三類核心設(shè)備的需求將持續(xù)爆發(fā)，成為推動(dòng)存儲(chǔ)產(chǎn)業(yè)升級(jí)的關(guān)鍵支撐；與此同時(shí)，清洗、離子注入、快速熱處理、涂膠顯影、封裝檢測(cè)、電鍍、拋光等配套設(shè)備，也受益于晶圓廠擴(kuò)產(chǎn)浪潮與存儲(chǔ)市場(chǎng)激增態(tài)勢(shì)實(shí)現(xiàn)需求大幅增長(zhǎng)，共同構(gòu)筑起存儲(chǔ)芯片制造的完整設(shè)備體系。

刻蝕設(shè)備方面，主要代表廠商有中微公司、北方華創(chuàng)、屹唐半導(dǎo)體等。中微公司是刻蝕設(shè)備的領(lǐng)軍企業(yè)，其 CCP 設(shè)備已實(shí)現(xiàn)對(duì) 28 納米以上絕大部分應(yīng)用的全面覆蓋，并在 28 納米及以下節(jié)點(diǎn)取得重要進(jìn)展。在 3D NAND 芯片的高深寬比刻蝕和邏輯芯片的前端刻蝕方面，中微的技術(shù)已達(dá)到部分先進(jìn)節(jié)點(diǎn)，被全球頂級(jí)芯片制造商所采用。

北方華創(chuàng)的 CCP 設(shè)備在 8 英寸產(chǎn)線的硅刻蝕、介質(zhì)刻蝕應(yīng)用中已占據(jù)主導(dǎo)地位，在 12 英寸產(chǎn)線也成功應(yīng)用于硬掩?？涛g、鋁墊刻蝕等關(guān)鍵非核心步驟。

屹唐半導(dǎo)體前身為美國(guó)應(yīng)用材料公司旗下的半導(dǎo)體濕法設(shè)備業(yè)務(wù)部門，2015 年通過國(guó)產(chǎn)化收購(gòu)重組成立，目前已形成刻蝕、薄膜沉積、快速熱處理等三大類核心設(shè)備產(chǎn)品線。

薄膜沉積設(shè)備方面，涌現(xiàn)了北方華創(chuàng)、拓荊科技、中微公司、微導(dǎo)納米等一批薄膜沉積設(shè)備制造商。拓荊科技深耕薄膜沉積設(shè)備領(lǐng)域，形成了以 PECVD、ALD、SACVD、HDPCVD 及 Flowable CVD 等薄膜設(shè)備系列產(chǎn)品，在集成電路邏輯芯片、存儲(chǔ)芯片制造等領(lǐng)域得到廣泛應(yīng)用，客戶覆蓋中芯國(guó)際、華虹集團(tuán)等廠商。

中微公司早在 2023 年就有薄膜設(shè)備運(yùn)抵客戶，主要為 CVD/HAR/ALD W 鎢設(shè)備，TiN/TiAI/TaN ALD 設(shè)備。2025年Q3 財(cái)報(bào)顯示，中微公司為先進(jìn)存儲(chǔ)器件和邏輯器件開發(fā)的 LPCVD、ALD 等多款薄膜設(shè)備已經(jīng)順利進(jìn)入市場(chǎng)。

北方華創(chuàng)是國(guó)內(nèi) PVD 龍頭，稀缺性較強(qiáng)，且在 LPCVD、APCVD、ALD 領(lǐng)域也有所布局。微導(dǎo)納米依靠 ALD 設(shè)備起家，是國(guó)內(nèi)首家成功將量產(chǎn)型 High-k ALD 應(yīng)用于 28nm 節(jié)點(diǎn)集成電路制造前道生產(chǎn)線的國(guó)產(chǎn)設(shè)備公司。盛美上海以清洗設(shè)備起家，正逐漸往平臺(tái)型設(shè)備公司拓展，目前在清洗、電鍍、Track、拋光、薄膜沉積等領(lǐng)域均有產(chǎn)品推出。

鍵合設(shè)備方面，國(guó)內(nèi)廠商在混合鍵合領(lǐng)域取得明顯進(jìn)展。

青禾晶元2025年發(fā)布的全球首臺(tái)獨(dú)立研發(fā)C2W&W2W雙模式混合鍵合設(shè)備SAB82CWW系列，已陸續(xù)完成交付并通過市場(chǎng)驗(yàn)證。該設(shè)備在存儲(chǔ)器、Micro-LED顯示、CMOS圖像傳感器、光電集成等多個(gè)領(lǐng)域展現(xiàn)了廣泛的應(yīng)用前景。

拓荊科技依托薄膜沉積技術(shù)積累，其開發(fā)的Dione 300系列晶圓對(duì)晶圓（W2W）鍵合設(shè)備，可實(shí)現(xiàn)常溫下多材料表面的高精度鍵合，廣泛應(yīng)用于3D IC、先進(jìn)封裝和CIS等高端領(lǐng)域。Dione 300 eX則應(yīng)用用于W2W高精度混合鍵合，已發(fā)貨至客戶端驗(yàn)證。配套推出的Pollux系列芯片對(duì)晶圓（D2W）鍵合表面預(yù)處理設(shè)備，形成“預(yù)處理+鍵合”的完整解決方案，在對(duì)準(zhǔn)精度與鍵合強(qiáng)度等核心指標(biāo)上接近國(guó)際一流水平。還推出了芯片對(duì)晶圓（C2W）混合鍵合設(shè)備Pleione 300，主要應(yīng)用于HBM、芯片三維集成領(lǐng)域，正在進(jìn)行產(chǎn)業(yè)化驗(yàn)證。

邁為股份聚焦半導(dǎo)體泛切割、2.5D/3D先進(jìn)封裝，提供封裝工藝整體解決方案，成功開發(fā)了晶圓混合鍵合、晶圓臨時(shí)鍵合、D2W TCB鍵合等設(shè)備。

熱壓鍵合（TCB）設(shè)備也成為 CIS、3D IC 封裝的核心支撐，青禾晶元 SAB6310已成功導(dǎo)入頭部客戶 CIS 產(chǎn)線。引線鍵合設(shè)備在功率半導(dǎo)體、LED 封裝領(lǐng)域需求穩(wěn)定，奧特維、新益昌、微宸科技等廠商的設(shè)備以高性價(jià)比和穩(wěn)定性能，占據(jù)國(guó)內(nèi)中小封測(cè)廠主要市場(chǎng)。此外，臨時(shí)鍵合/解鍵合、常溫鍵合設(shè)備快速興起，芯源微的臨時(shí)鍵合機(jī)KS-C300-2TB及解鍵合機(jī)KS-S300-1DBL，專為Chiplet技術(shù)量身打造，兼容國(guó)內(nèi)外主流膠材工藝，可適配60μm及以上超大膜厚涂膠需求。

在國(guó)產(chǎn)化浪潮與政策扶持雙重驅(qū)動(dòng)下，國(guó)內(nèi)設(shè)備企業(yè)正逐步打破國(guó)際壟斷，在不同細(xì)分領(lǐng)域?qū)崿F(xiàn)從技術(shù)突破到量產(chǎn)應(yīng)用的跨越，但高端制程領(lǐng)域的差距仍客觀存在。