在2026年SPIE先進光刻與圖案化會議上，IBM研究院將發(fā)表一系列相互關(guān)聯(lián)的演講，形成邏輯圖案化未來的統(tǒng)一路線圖——從圖像形成物理學到全流程模塊性能和器件級電氣結(jié)果。這些演講將共同展示業(yè)界如何從研究階段轉(zhuǎn)向下一代器件，并開始大規(guī)模生產(chǎn)。

在會議期間，IBM研究人員將發(fā)表幾項新研究成果，共同展示高數(shù)值孔徑EUV、偏振控制、隨機風險降低、下一代掩膜和光刻膠等多種技術(shù)如何協(xié)同推進半導體制造的邊界。這些突破將實現(xiàn)尺寸和邊緣位置誤差的縮放，同時保持對芯片可制造性和總擁有成本的關(guān)注。

圖案化和鍵合解決方案

IBM研究院圖案化和鍵合解決方案高級經(jīng)理Luciana Meli將在會議的圖案化材料和工藝進展分會上發(fā)表主旨演講，概述高數(shù)值孔徑EUV和其他分辨率增強技術(shù)如何創(chuàng)造必要的設(shè)計余量，以繼續(xù)縮放關(guān)鍵尺寸和邊緣位置誤差。她的結(jié)果表明在高數(shù)值孔徑制造準備方面取得了明確進展，提供了將圖案化和邊緣位置誤差控制擴展到2納米節(jié)點以外所需的能力。IBM早在2021年就發(fā)布了全球首款2納米節(jié)點芯片。

Meli將在演講中進一步詳述所涉及的技術(shù)和成本權(quán)衡，以及光刻路線圖為滿足未來縮放目標所需的相應調(diào)整。

光刻技術(shù)創(chuàng)新

IBM光刻研究員Martin Burkhardt也將在會議上發(fā)表演講，概述業(yè)界如何通過將k?因子（技術(shù)分辨率極限的表示）推得更低，并擴展低數(shù)值孔徑和高數(shù)值孔徑EUV的實用性，在EUV光刻中繼續(xù)縮小器件尺寸和邊緣位置誤差。他將演示成像質(zhì)量如何越來越受到偏振、衰減和偏差的影響，并表明橫向電場或TE偏振照明在實現(xiàn)穩(wěn)定、高質(zhì)量成像方面具有強大的價值主張。

下一代技術(shù)路線圖

為了突破高數(shù)值孔徑EUV的極限，業(yè)界必須開始思考下一個十年需要什么光刻技術(shù)。IBM杰出工程師Allen Gabor將發(fā)表下一代路線圖，涵蓋先進工具概念、預測性光刻膠指標和能夠支持5納米以下間距成像的大格式掩膜技術(shù)。這些進展通過連接光刻物理學、材料創(chuàng)新和可制造節(jié)點，在實驗室研究和大規(guī)模生產(chǎn)下一代器件之間架起橋梁。

器件縮放研究進展

另有三位研究人員將在會議上發(fā)表演講，說明當前為改善器件縮放所做的工作：

柵極圖案化方面，單次曝光EUV柵極圖案化正在接近基本極限，因為隨機噪聲在先進節(jié)點推動線寬粗糙度和局部關(guān)鍵尺寸均勻性挑戰(zhàn)。這些直接影響晶體管變異性和性能。IBM研究員Gopal Kenath將通過協(xié)同優(yōu)化光源、光刻膠和掩膜，包括三束照明和下一代材料，展示在50納米以下間距可能大幅減少低頻和整體粗糙度，打破低數(shù)值孔徑縮放關(guān)系并為未來柵極縮放開辟新途徑。

接觸孔圖案化方面，IBM研究員Dario Goldfarb將量化0.55數(shù)值孔徑EUV和0.33數(shù)值孔徑EUV之間的實際性能差異。使用化學放大光刻膠和金屬氧化物光刻膠，該研究評估關(guān)鍵尺寸和間距縮放，以及包括掩膜誤差增強因子、焦深、局部關(guān)鍵尺寸均勻性和隨機缺陷性在內(nèi)的其他關(guān)注點，確立高數(shù)值孔徑何時以及如何為二維特征提供產(chǎn)量相關(guān)改進。

金屬圖案化和電氣相關(guān)性方面，IBM研究員Chris Penny將比較用低數(shù)值孔徑和高數(shù)值孔徑EUV圖案化的鑲嵌銅和減法釕流程。通過詳細表征，該工作將提供圖案化和集成選擇的清晰對比評估，以交付滿足下一代性能目標的高保真互連。

生態(tài)系統(tǒng)合作創(chuàng)新

IBM研究團隊將在演講中展示一個集成的研發(fā)管道，將基礎(chǔ)成像突破轉(zhuǎn)化為集成就緒的工藝模塊——最終轉(zhuǎn)化為器件級性能增益。從偏振工程成像的進展到高數(shù)值孔徑互連演示，每項貢獻都加強了AI時代縮放的統(tǒng)一路線圖。

這16場技術(shù)演講集體突出了IBM半導體創(chuàng)新引擎的實力，涵蓋邏輯光刻、先進封裝和計量學。這些努力通過奧爾巴尼生態(tài)系統(tǒng)的合作伙伴進一步放大——包括TEL、Nova、Lam、ASML、Fractilia和布魯克海文國家實驗室——他們的合作加速了整個半導體堆棧的進展，并加強了整個創(chuàng)新管道。

以下是IBM及合作伙伴在今年會議上的完整演講列表：

IBM光刻路線圖：未來光刻工具和掩膜需求以及避免隨機缺陷的光刻膠要求

2026年2月24日，下午2-3點（太平洋標準時間）｜會議中心，大宴會廳220A

在線二次離子質(zhì)譜對器件可靠性和性能的影響評估（與Nova聯(lián)合論文）

2026年2月25日，下午5-7點（太平洋標準時間）｜會議中心，大廳2

使用高數(shù)值孔徑EUV光刻探索接觸孔圖案化的極限

2026年2月25日，下午2點（太平洋標準時間）｜會議中心，210C室

使用偏振控制的EUV低k?光刻前景

2026年2月23日，上午11點-中午12點（太平洋標準時間）｜會議中心，大宴會廳220A

通過光源-光刻膠-掩膜協(xié)同優(yōu)化縮放單次曝光EUV柵極線邊緣粗糙度

2026年2月24日，上午9-10點（太平洋標準時間）｜會議中心，大宴會廳220A

減輕EUV光刻膠CD-SAXS計量中的X射線誘導損傷（與布魯克海文國家實驗室聯(lián)合論文）

2026年2月26日，下午4-5點（太平洋標準時間）｜會議中心，210A室

超越縮放：AI時代的高數(shù)值孔徑EUV、邊緣位置誤差和隨機控制

2026年2月23日，上午10-11點（太平洋標準時間）｜會議中心，210C室

評估三維工程干光刻膠膜在0.33數(shù)值孔徑和高數(shù)值孔徑EUV圖案化中的性能（與Lam Research聯(lián)合）

2026年2月24日，下午2點（太平洋標準時間）｜會議中心，210C室

高數(shù)值孔徑EUV在先進節(jié)點減法互連圖案化中的評估

2026年2月26日，上午11點（太平洋標準時間）｜會議中心，大宴會廳220C

受晶圓形貌和掩膜版縫合影響的下一代先進封裝光刻工藝優(yōu)化

2026年2月23日，下午2-3點（太平洋標準時間）｜會議中心，大宴會廳220A

EUV緊間距應用的光酸產(chǎn)生劑設(shè)計配方考慮（與Qnity聯(lián)合）

2026年2月24日，上午9點（太平洋標準時間）｜會議中心，210C室

負性調(diào)色劑金屬氧化物光刻膠的優(yōu)化顯影方法和蝕刻協(xié)同優(yōu)化性能（與TEL聯(lián)合）

2026年2月23日，下午1-2點（太平洋標準時間）｜會議中心，210C室

圖案化結(jié)構(gòu)上區(qū)域選擇性沉積工藝的在線XPS計量（與Nova聯(lián)合）

2026年2月25日，上午9-10點（太平洋標準時間）｜會議中心，210A室

結(jié)合插值參考計量和OCD機器學習的混合鍵合銅凹陷在線監(jiān)測（與Nova聯(lián)合）

2026年2月24日，上午10-11點（太平洋標準時間）｜會議中心，210A室

測量接觸孔分布用于預測缺失接觸孔率（與Fractilia聯(lián)合）

2026年2月26日，下午4點（太平洋標準時間）｜會議中心，210A室

用于先進半導體制造和全集成目標計量的在線XPS（與Nova聯(lián)合）

2026年2月23日，下午4點（太平洋標準時間）｜會議中心，210A室

納米片晶體管器件優(yōu)化計量的基于模型的拉曼模擬（與Nova聯(lián)合）

2026年2月24日，上午8-9點（太平洋標準時間）｜會議中心，210A室

先進封裝的光刻創(chuàng)新：實現(xiàn)大場集成的可擴展性（與ASML聯(lián)合）

2026年2月23日，下午3點（太平洋標準時間）｜會議中心，大宴會廳220A

Q&A

Q1：高數(shù)值孔徑EUV技術(shù)相比傳統(tǒng)EUV有什么優(yōu)勢？

A：高數(shù)值孔徑EUV技術(shù)相比0.33數(shù)值孔徑的傳統(tǒng)EUV，能夠顯著改善關(guān)鍵尺寸和間距縮放能力，提供更好的焦深、局部關(guān)鍵尺寸均勻性，并減少隨機缺陷性。這項技術(shù)為2納米以下節(jié)點的制造提供了必要的設(shè)計余量，能夠?qū)崿F(xiàn)更高精度的圖案化和邊緣位置誤差控制。

Q2：IBM如何解決EUV光刻中的隨機噪聲問題？

A：IBM通過多種方式解決隨機噪聲問題：協(xié)同優(yōu)化光源、光刻膠和掩膜系統(tǒng)，采用三束照明和下一代材料技術(shù)，使用TE偏振照明實現(xiàn)穩(wěn)定高質(zhì)量成像。這些技術(shù)能夠大幅減少50納米以下間距的低頻和整體粗糙度，打破傳統(tǒng)縮放關(guān)系限制。

Q3：這些光刻技術(shù)突破對AI芯片發(fā)展有什么意義？

A：這些技術(shù)突破為AI時代的芯片發(fā)展提供了關(guān)鍵支撐。通過實現(xiàn)更小的器件尺寸和更精確的邊緣位置誤差控制，能夠制造出性能更強的AI芯片。IBM展示的集成研發(fā)管道將基礎(chǔ)成像突破轉(zhuǎn)化為實際的器件級性能增益，為AI計算需求提供了必要的半導體制造能力。