本文將了解如何用鑒相/鑒頻器（PFD）替代普通鑒相器，以擴(kuò)展鎖相環(huán)（PLL）的捕獲范圍。

在學(xué)習(xí)鎖相環(huán)（PLL）基礎(chǔ)原理時(shí)，我們通常從鑒相器如何引導(dǎo)環(huán)路實(shí)現(xiàn)鎖定開(kāi)始講起。但在實(shí)際應(yīng)用中，許多 PLL 電路都會(huì)選擇鑒相 / 鑒頻器（PFD），而非單純的鑒相器。PFD 是一種常用的時(shí)序邏輯電路，能夠同時(shí)檢測(cè)兩路輸入信號(hào)的相位差與頻率差。正如本文將要介紹的，它比僅檢測(cè)相位差的電路擁有更寬的捕獲范圍。

普通鑒相器的捕獲范圍受限

圖 1 采用普通鑒相器的基本 PLL 架構(gòu)

檢測(cè)輸入（參考）信號(hào)與 VCO 輸出之間的相位差，是 PLL 工作的核心環(huán)節(jié)。在筆者關(guān)于 PLL 設(shè)計(jì)的系列文章中，鑒相器也一直是各類(lèi)架構(gòu)的必備部分。但需要重點(diǎn)注意：普通鑒相器會(huì)限制環(huán)路的捕獲范圍。也就是說(shuō)，若使用單純鑒相器，當(dāng) VCO 輸出頻率與輸入頻率相差較大時(shí)，環(huán)路可能無(wú)法鎖定。

為理解這一局限，以吉爾伯特單元鑒相器為例。該鑒相器會(huì)在輸出端產(chǎn)生差頻信號(hào)。當(dāng) 較大時(shí)，該信號(hào)會(huì)被后級(jí)低通濾波器大幅衰減。
與 相差越遠(yuǎn)，濾波器的衰減作用就越明顯，導(dǎo)致環(huán)路難以檢測(cè)到頻差。本質(zhì)上，當(dāng) 與 偏離過(guò)大時(shí)，低通濾波器輸出的信號(hào)過(guò)弱，無(wú)法驅(qū)動(dòng) VCO 向正確方向調(diào)整。

改用鎖頻環(huán)（FLL）如何？

由于在輸入頻率相差較大時(shí)，普通鑒相器幾乎無(wú)法提供有效信息，因此不能保證環(huán)路一定能鎖定。想要擴(kuò)大捕獲范圍，就需要一種能夠檢測(cè)輸入頻差的電路，如圖 2 所示。

圖 2 鎖頻環(huán)（FLL）結(jié)構(gòu)

可以看到，該環(huán)路使用頻檢測(cè)器而非鑒相器。它與低通濾波器共同生成反映 與 差值的直流信號(hào)。這樣一來(lái)，即便 與 相差很遠(yuǎn)，VCO 也會(huì)被驅(qū)動(dòng)，逐步縮小頻差。

但頻檢測(cè)器存在一個(gè)關(guān)鍵缺陷：無(wú)法保證最終 與 完全相等。這可能由環(huán)路增益有限，或頻檢測(cè)電路內(nèi)部失調(diào)引起。其特性類(lèi)似于單位增益反饋運(yùn)放：受限于有限開(kāi)環(huán)增益與運(yùn)放固有失調(diào)，輸入電壓差無(wú)法被徹底歸零。

實(shí)現(xiàn)頻率完全相等，仍需鑒相器

圖 1 采用鑒相器的結(jié)構(gòu)，更接近讓輸入與輸出頻率完全一致。但這并不意味著頻差能?chē)?yán)格歸零。環(huán)路穩(wěn)定后，輸入與輸出相位之間可能存在一個(gè)微小的恒定相位差 ：

等式 1

盡管存在恒定相位差，圖 1 電路仍能保證輸入頻率 與輸出頻率 相等。這一點(diǎn)可從 “瞬時(shí)頻率為相位對(duì)時(shí)間的導(dǎo)數(shù)” 理解：由于 是常數(shù)，對(duì)等式 1 求導(dǎo)后該項(xiàng)消失。

因此，即便輸入與輸出信號(hào)存在恒定相位差，電路仍可實(shí)現(xiàn)頻率相等。換句話(huà)說(shuō)：相位鎖定時(shí)，頻率必然相等。

總結(jié)來(lái)看：頻檢測(cè)器雖能擴(kuò)展捕獲范圍，卻無(wú)法讓輸入輸出頻率嚴(yán)格相等；要實(shí)現(xiàn)這一點(diǎn)，必須依靠鑒相器。
因此，環(huán)路需要一種特殊電路：頻率相差時(shí)作為頻檢測(cè)器，頻率相同時(shí)作為鑒相器。這種電路就是本文接下來(lái)要介紹的鑒相 / 鑒頻器（PFD）。

鑒相 / 鑒頻器（PFD）基礎(chǔ)

圖 3 為一種經(jīng)典 PFD 實(shí)現(xiàn)電路。它由兩個(gè) D 觸發(fā)器與一個(gè)反饋結(jié)構(gòu)的與門(mén)組成，用于產(chǎn)生復(fù)位信號(hào)。

圖 3 鑒相 / 鑒頻器（PFD）電路

兩個(gè)觸發(fā)器的數(shù)據(jù)端（D 端）始終接高電平。標(biāo)記為 R 的是參考輸入，V 為 VCO 輸出信號(hào)，分別接入兩個(gè)觸發(fā)器的時(shí)鐘端。一個(gè)觸發(fā)器輸出記為 Up，另一個(gè)輸出記為 Dn（Down）。

當(dāng) R 或 V 出現(xiàn)上升沿時(shí)，對(duì)應(yīng)觸發(fā)器輸出置高。若 Up 與 Dn 同時(shí)為高，與門(mén)將觸發(fā)復(fù)位，使兩個(gè)輸出同時(shí)變低。

輸入頻率相同時(shí)的典型波形

圖 4 為兩路輸入頻率相同、且 R 相位超前 V 時(shí)的 PFD 典型波形。

圖 4 同頻且 R 超前 V 時(shí)的 PFD 波形

由于 R 上升沿先到來(lái)，上方觸發(fā)器先輸出高電平，并一直保持到 V 上升沿觸發(fā) Dn 輸出，隨后復(fù)位生效?？梢钥吹剑珼n 輸出脈沖非常窄，因?yàn)樗坏┳兏呔蜁?huì)立即觸發(fā)復(fù)位通路。

圖 5 為 V 相位超前 R 時(shí)的典型波形。

圖 5 V 超前 R 時(shí)的典型波形

Up 有效，代表 VCO 頻率滯后于輸入信號(hào)，需要提升頻率，如圖 4 所示。
Dn 有效則相反，指示環(huán)路應(yīng)降低 VCO 頻率，如圖 5 所示。
通過(guò) Up 或 Dn 有效，PFD 可以給出相位誤差的方向信息。

有效輸出的脈沖寬度，則反映了相位誤差的大小。
當(dāng) R 與 V 完全同相時(shí)，兩個(gè)觸發(fā)器會(huì)同時(shí)置高并同時(shí)復(fù)位，產(chǎn)生如圖 6 所示的窄脈沖。

圖 6 R 與 V 完全同相時(shí)的典型波形

PFD 的最終輸出由 Up ? Dn 得到。圖 7 展示了一種用運(yùn)放減法器實(shí)現(xiàn)最終輸出的典型結(jié)構(gòu)。

圖 7 集成運(yùn)放減法電路的 PFD

由于最終輸出是 Up 與 Dn 的差值，理想情況下，同相時(shí)產(chǎn)生的窄脈沖對(duì)電路性能應(yīng)無(wú)影響。但在實(shí)際電路中，這些窄脈沖仍會(huì)導(dǎo)致 VCO 控制電壓上的紋波增大。

輸入頻率不同時(shí)的典型波形

接下來(lái)看參考頻率高于 VCO 頻率（> ）的情況，典型波形如圖 8 所示。

圖 8 時(shí)的 PFD 波形

可以觀察到：頻率更高的輸入上升沿會(huì)不斷觸發(fā) Up 輸出，并持續(xù)到低頻輸入的上升沿到來(lái)才復(fù)位。Up 的占空比直接反映了兩路輸入的頻差大小。
若，則 Dn 會(huì)持續(xù)有效，指示應(yīng)降低 VCO 頻率以實(shí)現(xiàn)鎖定。
這說(shuō)明該電路既能檢測(cè)相位差，也能檢測(cè)頻率差。

PFD 的輸入輸出特性

PFD 的平均輸出（即 Up 與 Dn 的差值）是輸入相位差的函數(shù)，特性曲線(xiàn)如圖 9 所示。

圖 9 PFD 的輸入輸出特性

其線(xiàn)性工作范圍達(dá)到 4π 弧度（±2π），恒定增益為：

等式 2

該增益與 RS 觸發(fā)器型鑒相器相同。從圖 9 可以明顯看出，為獲得最大鎖定范圍，鎖定點(diǎn)必須設(shè)在 0° 位置。

總結(jié)

PFD 的線(xiàn)性范圍為 ±2π 弧度。
在環(huán)路啟動(dòng)的瞬態(tài)階段，它作為頻檢測(cè)器工作，將 VCO 頻率拉向輸入頻率；
當(dāng)兩路頻率足夠接近后，它又切換為鑒相器，實(shí)現(xiàn)環(huán)路相位鎖定。
這一特性解決了普通鑒相器捕獲范圍有限的問(wèn)題，確保 PLL 能夠可靠鎖定。

如需深入學(xué)習(xí)采用 PFD 的鎖相環(huán)設(shè)計(jì)，推薦閱讀以下兩本經(jīng)典著作：

1. "Design of CMOS Phase-Locked Loops From Circuit Level to Architecture Level" by Behzad Razavi.

2. "Phase-locked Loop Circuit Design" by Dan H. Wolaver.

原文：

https://www.allaboutcircuits.com/technical-articles/introduction-to-phase-frequency-detectors

技術(shù)大會(huì)報(bào)名倒計(jì)時(shí)（免費(fèi)午餐）

224G SerDes｜GAN｜FPGA｜AI信號(hào)處理等