美國多所頂尖高校與本土晶圓廠合作，成功研制出一款全新的單片三維（3D）芯片，將存儲(chǔ)與計(jì)算單元在垂直方向緊密堆疊，有望大幅改善芯片內(nèi)部數(shù)據(jù)傳輸速度，被視為突破人工智能硬件“內(nèi)存墻”的重要里程碑。

這項(xiàng)成果由斯坦福大學(xué)、卡內(nèi)基梅隆大學(xué)、賓夕法尼亞大學(xué)、麻省理工學(xué)院聯(lián)合美國本土代工廠 SkyWater Technology 完成，是首款在美國商業(yè)晶圓廠制造的單片3D芯片，其垂直互聯(lián)布線密度創(chuàng)下目前3D芯片的新高，實(shí)測(cè)和仿真顯示性能可較傳統(tǒng)二維芯片提升約一個(gè)數(shù)量級(jí)。 研究團(tuán)隊(duì)強(qiáng)調(diào)，這不僅是性能上的突破，也為美國在本土推進(jìn)先進(jìn)芯片制造提供了新范式。

與傳統(tǒng)將所有電路“平鋪”在同一平面的二維芯片不同，這款原型芯片采用多層極薄電路層垂直堆疊，通過高密度垂直連線將各層緊密相連，使數(shù)據(jù)在存儲(chǔ)單元和計(jì)算單元之間可以在芯片內(nèi)部“上下穿梭”，顯著縮短傳輸路徑。 在這樣的架構(gòu)下，本地可用內(nèi)存顯著增加，數(shù)據(jù)不必頻繁在遠(yuǎn)端存儲(chǔ)與計(jì)算核心之間往返，從根本上緩解了長期困擾高性能與AI芯片的“內(nèi)存墻”瓶頸。

“內(nèi)存墻”指的是計(jì)算單元的運(yùn)算能力不斷提升，而芯片內(nèi)部與外部存儲(chǔ)之間的數(shù)據(jù)傳輸速率卻難以同步跟上，導(dǎo)致處理器常?！暗葦?shù)據(jù)”，算力被嚴(yán)重浪費(fèi)。 數(shù)十年來，半導(dǎo)體產(chǎn)業(yè)主要依靠不斷縮小晶體管尺寸、在同一平面上塞入更多器件來緩解這一問題，但這一路線正逼近物理極限，被稱為“微縮墻”。 此次新型單片3D芯片通過在垂直方向整合存儲(chǔ)與邏輯電路，相當(dāng)于在芯片內(nèi)部修建了成排“電梯井道”，使大量數(shù)據(jù)可以同時(shí)在不同“樓層”之間高速流動(dòng)，從而在“內(nèi)存墻”和“微縮墻”的雙重限制下尋找到了新的出路。

此前業(yè)界也曾嘗試通過上下疊合多顆已完成制造的芯片構(gòu)建3D系統(tǒng)，但這種“堆疊芯片”方式在層間連接上往往較為粗糙、稀疏，仍然存在明顯瓶頸。 此次研究采用的是“單片”3D工藝：各功能層在同一晶圓上依次直接生長和加工，通過低溫制程避免損傷下層電路，因此可以在更小尺度上進(jìn)行高密度互聯(lián)。 這一工藝完全在 SkyWater 位于明尼蘇達(dá)州布盧明頓的商業(yè)晶圓廠中完成，被視為從實(shí)驗(yàn)室概念邁向可規(guī)模量產(chǎn)架構(gòu)的重要一步。

在性能方面，早期硬件測(cè)試顯示，目前這一原型芯片相較可比的二維設(shè)計(jì)已實(shí)現(xiàn)約四倍性能提升。 進(jìn)一步的仿真結(jié)果表明，當(dāng)在此基礎(chǔ)上繼續(xù)增加垂直堆疊層數(shù)、構(gòu)建更高“樓層”的架構(gòu)時(shí)，在包括基于 Meta 開源大模型 LLaMA 的實(shí)際AI負(fù)載上，整體性能可實(shí)現(xiàn)最高約十二倍提升。 研究團(tuán)隊(duì)尤其強(qiáng)調(diào)，新架構(gòu)在能源–延遲乘積（EDP）這一衡量速度與能效綜合表現(xiàn)的關(guān)鍵指標(biāo)上，理論上有望實(shí)現(xiàn)100到1000倍的改善。

通過極大縮短數(shù)據(jù)搬運(yùn)距離并增加垂直通道數(shù)量，該芯片有望同時(shí)兼顧更高吞吐量和更低單次操作能耗，不再需要在性能和功耗之間做傳統(tǒng)意義上的“二選一”。 研究者將這一點(diǎn)視為支撐下一代大規(guī)模AI系統(tǒng)、朝著“千倍硬件性能提升”目標(biāo)邁進(jìn)的關(guān)鍵路徑之一。 他們認(rèn)為，此次突破為未來AI硬件演進(jìn)打開了一個(gè)全新的技術(shù)維度，有能力支撐訓(xùn)練和運(yùn)行更大、更復(fù)雜、更實(shí)時(shí)的模型。

這項(xiàng)工作的重要意義還體現(xiàn)在產(chǎn)業(yè)與人才培養(yǎng)層面：通過在美國本土商業(yè)晶圓廠成功流片單片3D芯片，團(tuán)隊(duì)認(rèn)為為構(gòu)建“在美國設(shè)計(jì)、在美國制造”的先進(jìn)芯片體系提供了現(xiàn)實(shí)范本。 研究者將其類比為上世紀(jì)80年代集成電路革命——當(dāng)年一批在美國高校學(xué)習(xí)芯片設(shè)計(jì)與制造的學(xué)生推動(dòng)了硅產(chǎn)業(yè)的騰飛，如今向單片3D集成的轉(zhuǎn)變，同樣需要新一代工程師掌握全新的工藝與架構(gòu)知識(shí)。

在美國“微電子公地”（Microelectronics Commons）計(jì)劃、加州–太平洋西北 AI 硬件樞紐（Northwest-AI-Hub）等項(xiàng)目的資助與協(xié)作下，相關(guān)高校已開始圍繞3D集成和AI專用硬件展開系統(tǒng)化培養(yǎng)。 參與者指出，能夠在本土制造先進(jìn)3D芯片，不僅意味著性能指標(biāo)上的領(lǐng)先，更意味著在創(chuàng)新節(jié)奏、供應(yīng)鏈安全以及AI技術(shù)發(fā)展方向上掌握更大主動(dòng)權(quán)。

據(jù)介紹，這項(xiàng)研究在斯坦福大學(xué)工程學(xué)院、卡內(nèi)基梅隆大學(xué)工程學(xué)院、賓夕法尼亞大學(xué)工程與應(yīng)用科學(xué)學(xué)院和麻省理工學(xué)院聯(lián)合開展，全部芯片制造由 SkyWater Technology 負(fù)責(zé)。 項(xiàng)目獲得了美國國防高級(jí)研究計(jì)劃局（DARPA）、美國國家科學(xué)基金會(huì)研究生獎(jiǎng)學(xué)金項(xiàng)目、三星、斯坦福 Precourt 能源研究院、Stanford SystemX 聯(lián)盟、美國國防部“微電子公地”AI硬件樞紐、美國能源部以及國家科學(xué)基金會(huì)“半導(dǎo)體未來計(jì)劃”等多方資助。

編譯自/ScitechDaily