如果將芯片設(shè)計(jì)比作在微觀世界里建造一座超級(jí)城市，那么在當(dāng)今的先進(jìn)工藝節(jié)點(diǎn)下，這座城市的規(guī)模已經(jīng)從“百萬(wàn)人口”激增到了“百億人口”乃至“千億人口”。

隨著AI大模型、自動(dòng)駕駛、5G通信等應(yīng)用場(chǎng)景的爆發(fā)，SoC（系統(tǒng)級(jí)芯片）的晶體管數(shù)量早已突破百億門級(jí)大關(guān)。這種指數(shù)級(jí)的復(fù)雜度增長(zhǎng)，給驗(yàn)證環(huán)節(jié)帶來(lái)了史無(wú)前例的挑戰(zhàn)：軟件仿真跑不動(dòng)，硬件成本居高不下，上市窗口期（TTM）卻被極限壓縮。

在這個(gè)“驗(yàn)證定生死”的時(shí)代，單點(diǎn)工具的突破已無(wú)法解決系統(tǒng)級(jí)難題。作為國(guó)內(nèi)首家數(shù)字EDA供應(yīng)商，成立二十載的思爾芯（S2C）正在給出一種系統(tǒng)性的解題思路——異構(gòu)驗(yàn)證方法（Heterogeneous Verification Methodology）。

不僅僅是“原型驗(yàn)證”的代名詞，今天的思爾芯已經(jīng)構(gòu)建起了一套覆蓋架構(gòu)設(shè)計(jì)、軟件仿真、硬件仿真、原型驗(yàn)證、形式驗(yàn)證到云服務(wù)的數(shù)字設(shè)計(jì)全流程EDA平臺(tái)。特別是其最新披露的工程數(shù)據(jù)顯示，思爾芯已具備支撐上百顆FPGA級(jí)聯(lián)的超大規(guī)模驗(yàn)證能力。本文將深入這一工具鏈的肌理，剖析其如何幫助設(shè)計(jì)團(tuán)隊(duì)穿越數(shù)字迷宮。

基石的進(jìn)化：從“單點(diǎn)”到“百芯級(jí)聯(lián)”的硬實(shí)力

如果說(shuō)架構(gòu)設(shè)計(jì)是“紙上談兵”的推演，那么原型驗(yàn)證就是“真刀真槍”的演習(xí)。作為思爾芯起家的王牌領(lǐng)域，芯神瞳（Prodigy）原型驗(yàn)證邏輯系統(tǒng)在面對(duì)超大規(guī)模設(shè)計(jì)時(shí)，夠充分滿足客戶對(duì)處理系統(tǒng)復(fù)雜度、產(chǎn)品穩(wěn)定性、高效編譯以及高性能運(yùn)行的嚴(yán)苛要求。

芯神瞳（Prodigy）原型驗(yàn)證系統(tǒng)

在百億門級(jí)的設(shè)計(jì)中，原型驗(yàn)證面臨的是“性能”、“可靠性”與“高效編譯”。當(dāng)設(shè)計(jì)規(guī)模大到需要跨越數(shù)十甚至上百顆FPGA時(shí)，硬件的穩(wěn)定性往往成為木桶上最短的那塊板。

思爾芯的芯神瞳系列給出了工業(yè)級(jí)的答案。芯神瞳上一代產(chǎn)品Logic Matrix就實(shí)現(xiàn)了極高密度的組網(wǎng)部署——僅需2個(gè)機(jī)柜，即可實(shí)現(xiàn)128顆FPGA的超大規(guī)模組網(wǎng)。這種高集成度不僅節(jié)省了寶貴的實(shí)驗(yàn)室空間，更極大地減少了物理連線帶來(lái)的信號(hào)衰減風(fēng)險(xiǎn)。

更令人印象深刻的是其穩(wěn)定性。在思爾芯 RT工具嚴(yán)謹(jǐn)?shù)牟僮髁鞒瘫Ｕ舷拢撎?28顆FPGA的超大組網(wǎng)在某客戶近兩年的高強(qiáng)度使用中，實(shí)現(xiàn)了“零差錯(cuò)、零故障”的記錄。這標(biāo)志著國(guó)產(chǎn)原型驗(yàn)證工具已經(jīng)跨越了“能用”的階段，邁入了“高可靠、工業(yè)級(jí)”的成熟期。

在開(kāi)芯院昆明湖16核RISC-V處理器及NoC互聯(lián)系統(tǒng)的驗(yàn)證中，芯神瞳展現(xiàn)“高性能”與“高效編譯”能力。設(shè)計(jì)被部署至2臺(tái)S8-100Q (8片VP1902)，運(yùn)行頻率為13.3MHz。同時(shí)，編譯時(shí)間大幅縮短。RCF軟件先進(jìn)行RTL代碼分割，再并行綜合，使得全流程編譯周期縮短至17小時(shí)。增量綜合功能更是保證了每日的版本迭代與更新。

軟件的靈魂：RCF與ICF的效率變革

硬件決定了驗(yàn)證的容量上限，而軟件則決定了驗(yàn)證的效率下限。面對(duì)動(dòng)輒百億門的設(shè)計(jì)，如果沒(méi)有強(qiáng)大的軟件調(diào)度，堆砌再多的硬件也只是一盤散沙。思爾芯自主研發(fā)的RCF（RTL Compile Flow）與ICF（Incremental Compile Flow）技術(shù)，正是駕馭這些龐大硬件的“神經(jīng)中樞”。

RCF：駕馭上百顆FPGA的“切割藝術(shù)”

當(dāng)一個(gè)SoC設(shè)計(jì)大到無(wú)法放入單顆FPGA時(shí)，必須進(jìn)行多片分割（Partitioning），這就像把一張巨大的地圖切成碎片拼圖，既要切得開(kāi)，又要拼得準(zhǔn)。

思爾芯的RCF技術(shù)通過(guò)時(shí)序與擁塞優(yōu)化算法，能夠全自動(dòng)處理基于RTL級(jí)數(shù)據(jù)庫(kù)的大規(guī)模分割。最新的落地案例顯示，RCF已經(jīng)成功支撐起一百多顆FPGA規(guī)模的原型驗(yàn)證項(xiàng)目，并具備支持更大規(guī)模的編譯潛力。

除了規(guī)模，RCF更強(qiáng)調(diào)“速度”。在與某客戶的合作項(xiàng)目中，得益于RCF的高效分割與自動(dòng)化流程，客戶實(shí)現(xiàn)了驚人的敏捷迭代：從24顆FPGA起步，迅速擴(kuò)展至32顆、40顆，最終擴(kuò)展至一百多顆的完整系統(tǒng)。在這個(gè)過(guò)程中，系統(tǒng)的首次Bring-up（啟動(dòng)調(diào)試）僅耗時(shí)1周。對(duì)于分秒必爭(zhēng)的芯片研發(fā)團(tuán)隊(duì)而言，這種“即插即用”的擴(kuò)展能力意味著巨大的時(shí)間紅利。

ICF：分秒必爭(zhēng)的“增量編譯”

在驗(yàn)證后期，Bug修復(fù)往往只涉及幾行代碼的修改。如果因?yàn)檫@點(diǎn)微小的變動(dòng)就要重新編譯整個(gè)百億門的設(shè)計(jì)，耗時(shí)可能長(zhǎng)達(dá)數(shù)小時(shí)甚至更久，這是工程師無(wú)法忍受的“垃圾時(shí)間”。

ICF技術(shù)正是為此而生。它能夠智能識(shí)別RTL代碼中的變動(dòng)部分，僅對(duì)受影響的邏輯塊進(jìn)行增量編譯。數(shù)據(jù)表明，完整編譯后，在ICF的加持下效率顯著提升，極大地加速了Bug收斂的速度。

頂層設(shè)計(jì)的智慧：周期左移與架構(gòu)探索

在夯實(shí)了底層的驗(yàn)證能力后，思爾芯敏銳地捕捉到“周期左移”的趨勢(shì)，主動(dòng)將防線前移，深入到設(shè)計(jì)的源頭。

芯神匠（Genesis）架構(gòu)設(shè)計(jì)軟件的推出，標(biāo)志著思爾芯從“驗(yàn)證專家”向“全流程專家”的蛻變。在RTL代碼尚未成型之前，芯神匠便允許架構(gòu)師通過(guò)建模組件和豐富的標(biāo)準(zhǔn)協(xié)議模塊，對(duì)SoC的性能、功耗進(jìn)行快速探索與評(píng)估。

芯神匠（Genesis）架構(gòu)設(shè)計(jì)軟件

這不僅避免了后期因架構(gòu)缺陷導(dǎo)致的推倒重來(lái)，更與后續(xù)的原型驗(yàn)證形成了聯(lián)動(dòng)：芯神匠生成的模型可以直接對(duì)接原型驗(yàn)證系統(tǒng)進(jìn)行仿真加速；也可以和硬件仿真搭建混合仿真系統(tǒng)將既有設(shè)計(jì)轉(zhuǎn)換為模型，實(shí)現(xiàn)“設(shè)計(jì)即驗(yàn)證”的閉環(huán)。

填補(bǔ)鴻溝與全域調(diào)試

在軟件仿真（慢但可視性好）和原型驗(yàn)證（快但可視性弱）之間，思爾芯前幾年推出了首款國(guó)產(chǎn)企業(yè)級(jí)硬件仿真系統(tǒng)芯神鼎（OmniArk）來(lái)填補(bǔ)空白。思爾芯迭代升級(jí)的新一代OmniDrive硬件仿真系統(tǒng)，直指大規(guī)模芯片設(shè)計(jì)的效率瓶頸。作為一款靈活高效的雙模式系統(tǒng)，它支持硬件仿真與原型驗(yàn)證兩個(gè)模式，為用戶在不同設(shè)計(jì)階段提供高性價(jià)比與高效率的選擇。

芯神鼎（OmniDrive）硬件仿真系統(tǒng)

芯神覺(jué)數(shù)字電路調(diào)試軟件是自研數(shù)字電路調(diào)試軟件，提供一個(gè)全面的分析與調(diào)試平臺(tái)，讓工程師能夠像在軟件仿真中一樣，對(duì)硬件深處的信號(hào)進(jìn)行“上帝視角”般的觀測(cè)，徹底解決了大規(guī)模系統(tǒng)調(diào)試難的頑疾。能夠與思爾芯的軟件仿真芯神馳、硬件仿真芯神鼎和原型驗(yàn)證芯神瞳等靈活銜接，深度融合，大幅提升驗(yàn)證效率。

結(jié)語(yǔ)：做中國(guó)數(shù)字芯片設(shè)計(jì)的“全能輔助”

縱觀全球EDA產(chǎn)業(yè)的發(fā)展史，巨頭的誕生無(wú)一不是通過(guò)“點(diǎn)工具”的突破，進(jìn)而走向“全流程”的整合。思爾芯的發(fā)展路徑，正是這一規(guī)律的生動(dòng)寫照。

從早期的原型驗(yàn)證單點(diǎn)突圍，到如今構(gòu)建起包含架構(gòu)設(shè)計(jì)（芯神匠）、軟件仿真（芯神馳）、硬件仿真（芯神鼎）、原型驗(yàn)證（芯神瞳）、形式驗(yàn)證以及數(shù)字調(diào)試（芯神覺(jué)）與云服務(wù)（芯神云）的完整閉環(huán)，思爾芯已經(jīng)不再是一家單純的工具廠商。

特別是在RCF與ICF等底層技術(shù)的加持下，思爾芯用“上百顆FPGA級(jí)聯(lián)”和“零故障運(yùn)行”的硬核數(shù)據(jù)，證明了其工具鏈在超大規(guī)模設(shè)計(jì)中的高擴(kuò)展性與工程化落地能力。它不僅解決了“能不能驗(yàn)證”的問(wèn)題，更通過(guò)分鐘級(jí)的增量編譯，解決了“如何高效驗(yàn)證”的行業(yè)痛點(diǎn)。

思爾芯數(shù)字EDA產(chǎn)品矩陣

對(duì)于中國(guó)芯片產(chǎn)業(yè)而言，思爾芯提供了一個(gè)自主可控、技術(shù)閉環(huán)的數(shù)字設(shè)計(jì)底座。在“驗(yàn)證即設(shè)計(jì)”的未來(lái)，思爾芯正在用其全流程的布局，輔助每一顆中國(guó)芯，以更快的速度、更高的質(zhì)量，跨越從概念到量產(chǎn)的鴻溝。