2.5D封裝正成為支撐AI芯片高性能需求的核心技術(shù)之一。

SK海力士準(zhǔn)備去美國建設(shè)一個(gè)先進(jìn)封裝產(chǎn)線，計(jì)劃投入38.7 億美元，建設(shè)一個(gè)2.5D封裝量產(chǎn)線。到2028年下半年，正式投入運(yùn)營。同時(shí)，臺(tái)積電也正在對(duì)現(xiàn)有的8英寸和12英寸晶圓廠進(jìn)行重大升級(jí)改造，把主要生產(chǎn)90納米及以上制程的芯片的工廠，重點(diǎn)升級(jí)安裝支持芯片封裝（CoWoS）和芯片封裝（CoPoS）技術(shù)的先進(jìn)封裝生產(chǎn)線。

這些動(dòng)作反映出一個(gè)趨勢(shì)：半導(dǎo)體制造已進(jìn)入“晶圓代工2.0”時(shí)代，制造、封裝與測(cè)試的深度整合成為新的競(jìng)爭(zhēng)焦點(diǎn)。

01

2.5D封裝，有多重要？

隨著人工智能技術(shù)快速發(fā)展，先進(jìn)封裝已超越制程工藝成為半導(dǎo)體行業(yè)最熱門領(lǐng)域。Yole集團(tuán)數(shù)據(jù)顯示，全球先進(jìn)封裝市場(chǎng)到2030年達(dá)到約800億美元，將以9.4%的年復(fù)合增長(zhǎng)率持續(xù)增長(zhǎng)。

這一演變并非一蹴而就。從1950年代的點(diǎn)對(duì)點(diǎn)封裝（>0.5mm I/O間距），到1970年代的周邊穿孔封裝（<0.5mm周邊間距），再到2010年后的2.5D與3D晶圓級(jí)封裝，互連密度、I/O帶寬和集成復(fù)雜度持續(xù)提升。

那么，什么是2.5D封裝？

簡(jiǎn)單來說，2.5D封裝是一種通過硅中介層（Silicon Interposer）或嵌入式橋接技術(shù)（如英特爾的EMIB）將多個(gè)芯片水平連接起來的技術(shù)。與傳統(tǒng)的2D封裝相比，它允許在單一封裝內(nèi)集成更多功能單元，比如CPU、GPU、內(nèi)存（HBM）和I/O模塊；而與復(fù)雜的3D堆疊相比，它又避免了過高的制造難度和熱管理挑戰(zhàn)。這種“不上不下的中間狀態(tài)”恰恰為AI芯片提供了完美的平衡。

AI芯片的一個(gè)顯著特點(diǎn)是需要高帶寬和低延遲的芯片間通信。例如，訓(xùn)練一個(gè)深度學(xué)習(xí)模型時(shí)，GPU需要與高帶寬存儲(chǔ)器（HBM）快速交換數(shù)據(jù)，而傳統(tǒng)的封裝技術(shù)往往受限于互連帶寬和功耗。2.5D封裝通過在芯片間引入高密度互連通道，顯著提升了數(shù)據(jù)傳輸效率，同時(shí)保持了相對(duì)簡(jiǎn)單的制造流程。這使得它特別適合AI加速器和數(shù)據(jù)中心處理器等高性能應(yīng)用。

目前用于整合AI Chiplets (例如GPU以及存儲(chǔ))的主要先進(jìn)封裝技術(shù)，有兩種。一種是硅中介層方案，如臺(tái)積電的CoWoS，先將芯片通過Chip on Wafer（CoW）工藝連接至硅晶圓，再與基板整合；另一種是RDL中介層方案，如FOCoS（Fan Out Chip-on-Substrate），將芯片置于RDL介面上進(jìn)行整合。

若RDL Interposer 上內(nèi)埋有橋接結(jié)構(gòu)（Bridge），則稱為FOCoS-Bridge或FO-Bridge封裝。例如AMD MI250，就是將GPU跟HBM整合在RDL Interposer上面，利用內(nèi)埋的橋接結(jié)構(gòu)提供較細(xì)的線路來連接GPU跟HBM。

臺(tái)積電的CoWoS 嚴(yán)格來說也屬于2.5D先進(jìn)封裝技術(shù)，由 CoW 和 oS 組合而來：先將芯片通過 Chip on Wafer（CoW）的封裝制程連接至硅晶圓，再把 CoW 芯片與基板（Substrate）連接，整合成 CoWoS。英特爾在2.5D上有多個(gè)方案：EMIB 2.5D、Foveros-S 2.5D、Foveros-B 2.5D。

當(dāng)前，HBM4是使用2.5D封裝的典型代表，諸如AMD、NVIDIA 等企業(yè)已推出多款基于 2.5D 硅中介層的產(chǎn)品。

展望未來，行業(yè)的發(fā)展路徑正在逐漸清晰。IMEC認(rèn)為，互連層級(jí)與系統(tǒng)分區(qū)是3D 集成的核心邏輯。2D 互連依賴平面布線與垂直過孔，而 3D 互連通過硅通孔（TSV）、微凸點(diǎn)、銅-銅直接鍵合等技術(shù)，實(shí)現(xiàn)芯片堆疊與中介層集成，形成從晶體管到封裝基板的完整互連體系。

未來行業(yè)主要有兩大發(fā)展方向：2.5D芯粒集成通過標(biāo)準(zhǔn)化總線接口實(shí)現(xiàn)獨(dú)立芯片互連；3D-SOC 則通過協(xié)同設(shè)計(jì)，將片上互連網(wǎng)絡(luò)延伸至 3D 空間，大幅提升互連密度。

2.5D封裝的關(guān)鍵在于中介層。

臺(tái)積電CoWoS技術(shù)的硅中介層尺寸從2016年的1.5倍光刻版尺寸（約1287mm2）演進(jìn)至當(dāng)前的3.3倍（約2831 mm2），可支持8個(gè)HBM3堆疊，并計(jì)劃2026年擴(kuò)展至5.5倍尺寸（4719mm2）以兼容12個(gè)HBM4堆疊。

隨著HBM接口帶寬提升，中介層的復(fù)雜度也在增加。目前典型中介層最多有四層金屬，但已有產(chǎn)品采用多達(dá)十層的設(shè)計(jì)。聯(lián)電先進(jìn)封裝總監(jiān)指出：“在HBM4之后，就需要八到九層金屬層。”層數(shù)增加會(huì)推高成本，同時(shí)帶來機(jī)械強(qiáng)度與翹曲控制的挑戰(zhàn)。日月光高級(jí)總監(jiān)曹立宏表示：“為了縮短互連路徑并提高信號(hào)完整性，中介層厚度不斷減小，但需在厚度與機(jī)械穩(wěn)定性之間取得平衡?！?/p>

當(dāng)前絕大多數(shù)中介層為無源結(jié)構(gòu)，僅提供互連功能。但由于硅中介層由半導(dǎo)體材料制成，未來有望集成晶體管，發(fā)展為有源中介層，用于電源管理、I/O或光器件集成，尤其適用于AI和高性能計(jì)算場(chǎng)景。

據(jù)semiengineering分析，為了避免高昂的成本，目前業(yè)內(nèi)有兩種方式：一種方法是尋找比硅更便宜的材料。有機(jī)中介層在材料和制造成本方面都更低，因?yàn)樗窃诿姘迳隙蔷A上制造的。硅需要背面研磨來暴露硅通孔（TSV），而有機(jī)中介層則無需這些工藝步驟。另一種方式是，使用硅橋接器代替硅中介層。每個(gè)橋接器的尺寸都小得多，從而可以提高良率。一個(gè)橋接器（或多個(gè)橋接器）的成本將遠(yuǎn)低于一個(gè)硅中介層的成本。

國內(nèi)這邊，2025年10月份，盛合晶微科創(chuàng)板IPO申請(qǐng)已獲受理。公司是中國大陸最早實(shí)現(xiàn)12英寸Bumping量產(chǎn)的企業(yè)之一，也是首家提供14nm先進(jìn)制程Bumping服務(wù)的企業(yè)，具備2.5D/3D IC超高密度微凸塊的大規(guī)模量產(chǎn)能力。

在基于TSV硅中介層的2.5D集成方面，盛合晶微是國內(nèi)最早量產(chǎn)、規(guī)模最大的企業(yè)之一。據(jù)灼識(shí)咨詢統(tǒng)計(jì)，其2024年在中國大陸2.5D封裝市場(chǎng)的收入份額約為85%，技術(shù)能力與全球領(lǐng)先企業(yè)不存在代差。

長(zhǎng)電科技推出XDFOI高密度扇出型封裝平臺(tái)，具備2.5D封裝能力，可支持4nm節(jié)點(diǎn)Chiplet產(chǎn)品封裝。該平臺(tái)通過多層RDL布線和微凸點(diǎn)技術(shù)，實(shí)現(xiàn)芯片間的高密度互連，應(yīng)用于移動(dòng)終端、邊緣AI等領(lǐng)域，技術(shù)指標(biāo)達(dá)到國際先進(jìn)水平。

通富微電在2.5D/3D封裝領(lǐng)域取得突破，與AMD等客戶合作，實(shí)現(xiàn)大尺寸FCBGA和2.5D封裝量產(chǎn)。其TSV工藝成本較海外低40%，并通過聯(lián)合開發(fā)HBM技術(shù)，提升封裝集成能力，支持高性能計(jì)算、GPU等應(yīng)用場(chǎng)景。

華天科技布局2.5D封裝技術(shù)，12英寸晶圓級(jí)TSV產(chǎn)線聚焦CIS、MEMS等應(yīng)用，良率達(dá)到85%。通過優(yōu)化工藝流程和材料選擇，提升封裝性能和可靠性，逐步縮小與國際先進(jìn)水平的差距。

02

3D封裝是下一步

2.5D只是過渡階段，3D封裝才是下一目標(biāo)，最大的好處是把連線距離大大縮短了。3D封裝是通過垂直堆疊實(shí)現(xiàn)芯片立體集成，核心技術(shù)包括硅通孔（TSV）和混合鍵合（Hybrid Bonding）。

TSV技術(shù)通過貫穿硅片的垂直導(dǎo)電通道連接堆疊芯片，如三星X-Cube技術(shù)基于TSV實(shí)現(xiàn)SRAM與邏輯芯片的3D堆疊，縮短信號(hào)路徑以提升速度和能效。混合鍵合技術(shù)（如臺(tái)積電SoIC的Cu-Cu鍵合）則通過金屬直接鍵合消除微凸點(diǎn)間隙，實(shí)現(xiàn)10μm以下互連間距，帶寬密度可達(dá)1TB/s/mm2，較傳統(tǒng)微凸點(diǎn)提升10倍。

為支持這一轉(zhuǎn)型，ASML已經(jīng)向客戶交付第一臺(tái)專為先進(jìn)封裝應(yīng)用開發(fā)的光刻機(jī)“TWINSCAN XT:260”，可用于3D芯片、Chiplets芯粒的制造與封裝。

XT:260的目標(biāo)是解決芯片封裝日益增長(zhǎng)的復(fù)雜性，滿足全行業(yè)向3D集成、芯粒架構(gòu)的轉(zhuǎn)型，尤其是更大曝光面積、更高吞吐量的要求。采用波長(zhǎng)為365納米的i線光刻技術(shù)(i-line lithography)，分辨率約為400納米，NA(孔徑數(shù)值) 0.35，生產(chǎn)速度高達(dá)每小時(shí)270塊晶圓，是現(xiàn)有先進(jìn)封裝光刻機(jī)的足足4倍。

此外，泛林集團(tuán)也在去年9月宣布，已開發(fā)出用于先進(jìn)半導(dǎo)體封裝的新型沉積設(shè)備“Vector Teos 3D”。該新產(chǎn)品是面向人工智能（AI）和高性能計(jì)算（HPC）芯片制造的設(shè)備，其主要特點(diǎn)在于能夠應(yīng)對(duì)“異質(zhì)集成”（即連接不同半導(dǎo)體）和三維（3D）垂直堆疊過程中出現(xiàn)的各類技術(shù)難題。

03

結(jié)語

除了自建先進(jìn)封裝產(chǎn)能的SK海力士，越來越多的企業(yè)抓住機(jī)會(huì)，都在加快擴(kuò)產(chǎn)先進(jìn)封裝。

日月光2025年9月宣布，將K18B廠房的新建工程發(fā)包給福華工程股份有限公司，此舉旨在應(yīng)對(duì)未來先進(jìn)封裝產(chǎn)能的擴(kuò)充需求。11月又表示，子公司日月光半導(dǎo)體董事會(huì)通過兩項(xiàng)重大不動(dòng)產(chǎn)與擴(kuò)廠決議，準(zhǔn)備擴(kuò)產(chǎn)以應(yīng)對(duì)AI帶動(dòng)芯片應(yīng)用強(qiáng)勁增長(zhǎng)及客戶對(duì)先進(jìn)封裝測(cè)試產(chǎn)能的迫切需求。

全球第二大OSAT企業(yè)Amkor（安靠）在2025年8月宣布，對(duì)其在美國亞利桑那州皮奧里亞市的先進(jìn)封測(cè)設(shè)施項(xiàng)目進(jìn)行重大調(diào)整。新廠選址仍在皮奧里亞市，但占地面積從原先的56英畝擴(kuò)大至104英畝，幾乎翻倍。

長(zhǎng)電科技保持全年85億元資本支出計(jì)劃，重點(diǎn)投向先進(jìn)封裝的技術(shù)突破，以及汽車電子、功率半導(dǎo)體、能源市場(chǎng)等需求增長(zhǎng)最快的領(lǐng)域；華天科技在去年完成了ePoP/PoPt高密度存儲(chǔ)器及應(yīng)用于智能座艙與自動(dòng)駕駛的車規(guī)級(jí)FCBGA封裝技術(shù)，2.5D/3D封裝產(chǎn)線完成通線。

全球產(chǎn)能的密集落地，印證了先進(jìn)封裝已從制造環(huán)節(jié)躍升為半導(dǎo)體競(jìng)爭(zhēng)的核心賽道，關(guān)鍵在于誰更快搶占先機(jī)。