公眾號(hào)記得加星標(biāo)??，第一時(shí)間看推送不會(huì)錯(cuò)過。

Marvell今日宣布，將于 2 月 24 日至 26 日在加州圣克拉拉會(huì)議中心舉行的 DesignCon 2026 展會(huì)上，在其 904 號(hào)展位展示 PCIe? 8.0 SerDes，該 SerDes 的數(shù)據(jù)傳輸速率為每秒 256 千兆傳輸 (GT/s)。

隨著人工智能工作負(fù)載持續(xù)推動(dòng)數(shù)據(jù)中心基礎(chǔ)設(shè)施需求的急劇增長，PCIe 技術(shù)也在不斷發(fā)展，以提供更高的機(jī)箱內(nèi)、機(jī)架內(nèi)和跨機(jī)架連接帶寬。預(yù)計(jì)將于 2028 年最終確定的 PCIe 8.0 規(guī)范，其帶寬有望是 PCIe 7.0 規(guī)范的兩倍，雙向帶寬最高可達(dá) 1 TB/s，從而支持包括人工智能、機(jī)器學(xué)習(xí)、高速網(wǎng)絡(luò)和其他數(shù)據(jù)密集型工作負(fù)載在內(nèi)的高要求應(yīng)用。

為了迎接 PCIe 8.0 規(guī)范的到來，超大規(guī)模數(shù)據(jù)中心運(yùn)營商和云數(shù)據(jù)中心運(yùn)營商現(xiàn)在就可以開始探索路徑，制定重新架構(gòu)基礎(chǔ)設(shè)施的策略，以便在新規(guī)范發(fā)布后充分利用其優(yōu)勢(shì)。Marvell 將在 2026 年 DesignCon 大會(huì)上率先演示 PCIe 8.0 規(guī)范及其 TE Connectivity AdrenaLINE Catapult 連接器，致力于幫助業(yè)界突破傳統(tǒng)銅互連的局限，實(shí)現(xiàn)規(guī)?；l(fā)展。

Marvell? Alaska? P PCIe 6.0 重定時(shí)器及其 PCIe 7.0 和 PCIe 8.0 SerDes 技術(shù)可在銅纜和光纖通道上實(shí)現(xiàn)低功耗、低延遲和低誤碼率傳輸，從而提供下一代基礎(chǔ)設(shè)施所需的可擴(kuò)展性、能效和高性能，以支持未來人工智能和數(shù)據(jù)中心的帶寬需求。

PCIe 8草案發(fā)布，帶寬高達(dá)1 TB/s

繼 PCIe 7.0 規(guī)范近期完成之后，PCI 特別興趣小組 (PCI-SIG) 已著手開發(fā)下一代規(guī)范。雖然消費(fèi)級(jí) PC 通常會(huì)比最新的連接協(xié)議落后數(shù)年，但聯(lián)盟成員現(xiàn)在可以提前了解即將影響人工智能、數(shù)據(jù)中心和其他高端 IT 工作負(fù)載的新興技術(shù)。

PCI-SIG 成員現(xiàn)在可以訪問 PCIe 8.0 的 0.3 版草案規(guī)范，這是即將發(fā)布的協(xié)議目標(biāo)的首個(gè)官方描述。PCIe 8.0 延續(xù)了過去幾年的穩(wěn)步發(fā)展勢(shì)頭，預(yù)計(jì)將提供當(dāng)今尖端 PC 組件可用帶寬的八倍。然而，消費(fèi)者還需要幾年時(shí)間才能看到這一新標(biāo)準(zhǔn)的實(shí)際應(yīng)用。

PCIe 8.0 的主要目標(biāo)是延續(xù)每代產(chǎn)品總帶寬翻倍的趨勢(shì)。從 PCIe 1.0 到 7.0 版本，這一模式一直延續(xù)至今，聯(lián)盟相信 8.0 也不會(huì)例外。

PCIe 8.0 的主要目標(biāo)是延續(xù)每一代新產(chǎn)品總帶寬翻倍的趨勢(shì)。根據(jù)規(guī)范：

PCIe 8.0 規(guī)范特性目標(biāo)：

• 通過 x16 配置提供 256.0 GT/s 原始比特率和高達(dá) 1.0 TB/s 的雙向傳輸速率

• 回顧新的連接器技術(shù)

• 確認(rèn)延遲和 FEC 目標(biāo)將得以實(shí)現(xiàn)

• 確保滿足可靠性目標(biāo)

• 保持與前幾代 PCIe 技術(shù)的向后兼容性

• 開發(fā)協(xié)議增強(qiáng)功能以提高帶寬

• 繼續(xù)強(qiáng)調(diào)降低功耗的技術(shù)

目前，大多數(shù)消費(fèi)類PC都使用PCIe 3.0或4.0，它們分別支持8 GT/s和16 GT/s的傳輸速率，在x16通道上分別實(shí)現(xiàn)32 GB/s和64 GB/s的帶寬。最新的SSD和顯卡支持PCIe 5.0，其傳輸速率達(dá)到32 GT/s，最高可達(dá)128 GB/s。許多兼容PCIe 5.0的SSD現(xiàn)在的讀取速度已經(jīng)超過10 GB/s。

該聯(lián)盟于 2022 年初發(fā)布了 PCIe 6.0 的最終規(guī)格，該規(guī)格可實(shí)現(xiàn) 64 GT/s 和高達(dá) 256 GB/s 的帶寬。首批使用該協(xié)議的 SSD 的測(cè)試于今年早些時(shí)候才開始，其中美光存儲(chǔ)擴(kuò)展卡的速度達(dá)到了驚人的 30.25 GB/s。

PCIe 7.0 再次將上述數(shù)字翻倍，達(dá)到 128 GT/s 和 512 GB/s，最近才剛剛發(fā)布最終規(guī)范。PCIe 7.0 的合規(guī)計(jì)劃計(jì)劃于 2028 年啟動(dòng)，詳細(xì)的常見問題解答已于本月初發(fā)布。

如果開發(fā)保持正軌，PCIe 8.0 的 1.0 規(guī)范也有望在 2028 年問世。在 256 GT/s 的速度下，即將推出的協(xié)議有可能突破雙向連接的 x16 通道上每秒 TB 的障礙。

PCIe 8.0 的開發(fā)探索涉及幾個(gè)額外的目標(biāo)。實(shí)現(xiàn)更快的速度可能需要探索光纖連接器技術(shù)，同時(shí)還要滿足延遲目標(biāo)并保持可靠性。開發(fā)人員還致力于降低功耗并確保與早期 PCIe 版本的向后兼容性。

PCI-SIG 預(yù)計(jì) PCIe 8.0 將在支持人工智能、機(jī)器學(xué)習(xí)、邊緣計(jì)算、量子計(jì)算、超大規(guī)模數(shù)據(jù)中心以及軍事、航空航天和汽車應(yīng)用等要求苛刻的工作負(fù)載方面發(fā)揮至關(guān)重要的作用。

（來源：編譯自marvell）

*免責(zé)聲明：本文由作者原創(chuàng)。文章內(nèi)容系作者個(gè)人觀點(diǎn)，半導(dǎo)體行業(yè)觀察轉(zhuǎn)載僅為了傳達(dá)一種不同的觀點(diǎn)，不代表半導(dǎo)體行業(yè)觀察對(duì)該觀點(diǎn)贊同或支持，如果有任何異議，歡迎聯(lián)系半導(dǎo)體行業(yè)觀察。

今天是《半導(dǎo)體行業(yè)觀察》為您分享的第4328期內(nèi)容，歡迎關(guān)注。

加星標(biāo)??第一時(shí)間看推送

求推薦