北京
芯片設計正在變成一場對話。英偉達最新論文顯示，工程師用自然語言描述功能需求，AI直接生成可綜合的Verilog代碼——過去需要數(shù)周的前端設計，現(xiàn)在幾小時跑完。這不是輔助工具，是直接把"翻譯"環(huán)節(jié)從流程里抽掉了。
汽車芯片領(lǐng)域也在變天。TI和博世聯(lián)合發(fā)布的評估框架把半導體失效風險量化到零件級，車企終于能算清一顆芯片斷供會癱瘓多少條產(chǎn)線。傳統(tǒng)做法是靠經(jīng)驗拍腦袋，現(xiàn)在變成填表打分——聽起來很笨，但至少能留痕追責。
臺積電的混合鍵合技術(shù)有了新進展。Wafer-on-wafer方案把兩片晶圓直接懟在一起，互聯(lián)密度比傳統(tǒng)封裝高出一個數(shù)量級。問題是良率——只要有一顆壞die，整片晶圓報廢。工程師的解法很粗暴：先做篩選，只挑好的往上貼，成本轉(zhuǎn)嫁給測試環(huán)節(jié)。
抗輻射NAND閃存倒是條冷僻賽道。COTS器件在太空環(huán)境下數(shù)據(jù)保持時間從10年暴跌到幾小時，專門加固的芯片貴出10倍。新論文提出用冗余編碼+動態(tài)刷新，在商用工藝上硬湊出航天級可靠性——「與其造一顆完美的芯片，不如造一顆會自我搶救的芯片！
最激進的可能是單芯片3D DRAM。把存儲單元垂直堆疊在邏輯電路上方，帶寬不再受限于PCB走線。美光和三星都在押注，但散熱和制造復雜度讓量產(chǎn)時間表一再后移。有工程師在評論區(qū)吐槽：這玩意兒要是成了，HBM可能還沒普及就過時。
特別聲明：以上內(nèi)容(如有圖片或視頻亦包括在內(nèi))為自媒體平臺“網(wǎng)易號”用戶上傳并發(fā)布，本平臺僅提供信息存儲服務。
Notice: The content above (including the pictures and videos if any) is uploaded and posted by a user of NetEase Hao, which is a social media platform and only provides information storage services.
