公眾號記得加星標(biāo)??，第一時間看推送不會錯過。

過去談到英特爾，大家可能常說他們在制造方面落后，但其實(shí)在先進(jìn)方面，英特爾在過去幾年已經(jīng)取得了不錯的成績。

我們將始終撥回到2025年9月，當(dāng)時英偉達(dá)CEO黃仁勛做了一件看似毫無道理的事——向英特爾承諾投資50億美元。在分析人士看來，這筆錢不是用于晶圓制造，也不是用于工藝技術(shù)，而是用于封裝。

全球市值最高的半導(dǎo)體公司，其GPU幾乎為全球所有人工智能數(shù)據(jù)中心提供動力，審視了英特爾（一家股價接近十年低點(diǎn)、代工部門每季度虧損數(shù)十億美元、晨星評級為“無護(hù)城河”的公司），并決定開出一張足以收購4%至5%股權(quán)的支票。后續(xù)，黃仁勛層告訴媒體，英特爾擁有“Foveros的多技術(shù)封裝能力，這在這里確實(shí)至關(guān)重要”。

人們的第一反應(yīng)自然是困惑。英特爾？那家在制程節(jié)點(diǎn)上落后了十年的公司？那家連首席財務(wù)官自己都承認(rèn)其代工廠客戶的承諾訂單量“微不足道”的公司？

幾十年來，半導(dǎo)體行業(yè)衡量進(jìn)步的唯一標(biāo)準(zhǔn)就是晶體管密度。更小的制程意味著更快、更便宜、更高效的芯片。企業(yè)的成敗取決于其縮小制程的能力。英特爾在這場競賽中領(lǐng)先了40年，但在2015年前后遭遇重挫，臺積電趁機(jī)奪得了霸主地位。

但就在大家關(guān)注制程節(jié)點(diǎn)競賽的時候，發(fā)生了這樣的事：芯片變得如此復(fù)雜，以至于沒有哪個單一的制程節(jié)點(diǎn)能夠完美地滿足現(xiàn)代處理器的所有功能。CPU核心需要最快的晶體管來保證原始時鐘頻率；GPU陣列需要高密度和高能效來應(yīng)對并行工作負(fù)載；而I/O控制器、內(nèi)存接口、安全引擎呢？它們幾乎無法從尖端晶體管中獲得任何提升，而且即便如此，它們的制造成本仍然高得驚人。在3nm制程下，設(shè)計一顆芯片的成本就超過5億美元。

想象一下蓋房子。你可以用結(jié)構(gòu)鋼來搭建整個房子的框架，包括壁櫥和花園小屋?；蛘?，你也可以只在關(guān)鍵部位（承重墻）使用鋼材，其他地方則使用木材。效果一樣，成本卻低得多。這個比喻與基于芯片的設(shè)計非常契合：只將最先進(jìn)（也最昂貴）的工藝節(jié)點(diǎn)用于那些真正需要的組件，而其他所有組件則使用更便宜、更成熟的工藝節(jié)點(diǎn)來制造。

因此，問題不在于誰擁有最好的晶體管，而在于誰能最好地將來自多個來源的異質(zhì)硅集成到一個可用的單一產(chǎn)品中。

芯片是如何不再扁平的

在深入了解英特爾的具體技術(shù)之前，你需要掌握三個概念。理解它們只需要大約九十秒，但它們將為你理解后續(xù)所有內(nèi)容奠定基礎(chǔ)。

概念一：芯粒

芯粒（chiplet）顧名思義，就是一個功能單一的小型芯片，設(shè)計用于與其他封裝內(nèi)的小型芯片連接。它不像傳統(tǒng)的單芯片設(shè)計那樣使用一塊巨大的硅芯片來處理所有功能，而是將設(shè)計拆分成多個功能模塊，例如 CPU 模塊、GPU 模塊、I/O 模塊和內(nèi)存控制器模塊。每個模塊都可以采用最適合其功能的工藝節(jié)點(diǎn)進(jìn)行制造，然后組裝在一起。

方案二：2.5D和3D封裝

芯粒之間需要相互通信。在 2.5D 封裝中，芯粒并排排列在共享基板上，通過微型橋接器橫向連接。英特爾稱其版本為 EMIB。可以把它想象成建造相鄰的房屋，并用有頂走廊連接起來。在 3D 封裝中，芯粒垂直堆疊，彼此面對面。英特爾稱之為 Foveros。這就像在樓上建造公寓樓層，樓層之間有電梯井連接。連接更短、更密集、速度更快，但由于散熱空間減少，工程難度也更大。

概念3：混合鍵合

過去連接堆疊芯片的方法是使用稱為微凸點(diǎn)的微小焊球。想象一下，將一塊樂高積木的底部浸入焊錫中，然后將其壓到另一塊積木上。這種方法雖然可行，但在小尺寸下使用焊錫會造成混亂?；旌湘I合技術(shù)則完全摒棄了焊錫。它將兩個芯片上的銅焊盤直接接觸，并通過表面化學(xué)反應(yīng)和熱退火工藝進(jìn)行鍵合。銅原子擴(kuò)散穿過界面，形成一條連續(xù)的金屬路徑。

英特爾的Foveros Direct技術(shù)實(shí)現(xiàn)了9微米間距（每平方毫米約12,000個連接），每比特功耗低于0.05皮焦耳。芯片內(nèi)通信的功耗約為每比特0.1皮焦耳。混合鍵合技術(shù)已經(jīng)突破了一個臨界點(diǎn)，使得芯片間連接在實(shí)際應(yīng)用中與單個芯片內(nèi)部連接一樣高效。

這將徹底改變芯片設(shè)計的計算方式。

七年五代更新

自 2018 年以來，英特爾的 Foveros 技術(shù)經(jīng)歷了五代發(fā)展演變。每一代都解決了前代技術(shù)的特定局限性，最終實(shí)現(xiàn)了互連密度提高 30 倍，能源效率提高 3 倍。

最初的 Foveros （2020 年，Lakefield 公司）是概念驗(yàn)證：50 微米焊料微凸點(diǎn)，每平方毫米約 400 個凸點(diǎn)，每比特功耗 0.15 皮焦耳。它將一個 10 納米計算芯片面朝下鍵合到一個 22 層 I/O 芯片上。雖然功能正常，但這種通過芯片供電的方式會產(chǎn)生干擾，限制了間距的進(jìn)一步縮小。

Foveros Omni （2023 年，Meteor Lake 架構(gòu)）通過全向互連 (ODI) 技術(shù)解決了這個問題，該技術(shù)通過圍繞基片的銅柱來供電。可以將其理解為增加了外部防火通道，使內(nèi)部樓梯間僅供行人通行。這種解耦設(shè)計使得混合使用來自不同代工廠的芯片成為可能。芯片間距縮小至 36 微米，并正朝著 25 微米邁進(jìn)。

Foveros Direct （預(yù)計2026年上半年在Clearwater Forest工廠生產(chǎn)）實(shí)現(xiàn)了代際飛躍：采用銅對銅混合鍵合技術(shù)，間距為9微米，互連密度超過12,000個/平方毫米，功耗低于0.05皮焦/比特。第二代產(chǎn)品目標(biāo)是在2027-2028年左右實(shí)現(xiàn)3微米間距（約111,000個/平方毫米）。英特爾聲稱，其流體自對準(zhǔn)貼裝技術(shù)可將吞吐量提升10倍。

兩種成本優(yōu)化變體完善了產(chǎn)品組合：Foveros-R （更便宜的 RDL 中介層）和Foveros-B （RDL 加上局部硅橋），兩者的目標(biāo)都是在 2027 年左右投產(chǎn)。

Panther Lake

四個工藝、兩個工廠，一個封裝

理論固然美好，但產(chǎn)品上市才是關(guān)鍵。英特爾酷睿Ultra系列3的Panther Lake處理器將于2025年底開始出貨，并于2026年1月全面上市。它將來自兩家代工廠四個不同制程節(jié)點(diǎn)的芯片集成到單個封裝中。

為什么要將GPU的生產(chǎn)分散到兩家代工廠？因?yàn)榻?jīng)濟(jì)因素迫使我們這樣做。臺積電的N3E芯片在處理更大規(guī)模的并行工作負(fù)載時，能夠提供更高的密度和效率。據(jù)報道，Intel在大尺寸芯片的成本上不具備競爭力，但這種小型GPU芯片可以作為英特爾代工廠GPU制造經(jīng)驗(yàn)的學(xué)習(xí)平臺。最終結(jié)果是：Panther Lake超過70%的芯片面積由英特爾自主研發(fā)，這與Lunar Lake和Arrow Lake的情況截然不同。

這就是混合架構(gòu)理念的現(xiàn)實(shí)化體現(xiàn)。每個功能都使用最佳節(jié)點(diǎn)，無論其開發(fā)者是誰。

讓單芯片結(jié)構(gòu)過時的數(shù)學(xué)

假設(shè)每平方毫米芯片的缺陷率為0.1%，那么100平方毫米的芯片良率約為90.5%。而400平方毫米的芯片良率僅為67%左右。在5納米工藝下，對于800平方毫米的單芯片SoC而言，缺陷成本占總制造成本的50%以上。

Clearwater Forest 將這種邏輯發(fā)揮到了極致：12 個小型 Intel 18A 芯片（每個芯片 24 個核心）混合粘合到 3 個基礎(chǔ)芯片上，外加 2 個 I/O 芯片。總共 17 個芯粒，每個芯粒在組裝前都可以單獨(dú)測試。

I/O模塊在不同產(chǎn)品代際間可以沿用。Clearwater Forest沿用了Xeon的I/O模塊。Panther Lake在同一平臺上提供了不同的GPU配置。AMD通過MI300A和MI300X展示了這一點(diǎn)：在同一封裝平臺上，用GPU芯片替換了CPU芯片。

位于新墨西哥州里奧蘭喬的英特爾Fab 9工廠是美國唯一一家能夠大規(guī)模生產(chǎn)3D先進(jìn)封裝芯片的高產(chǎn)能工廠。目前，在臺積電亞利桑那州工廠制造的芯片必須運(yùn)往臺灣進(jìn)行封裝。英特爾副總裁馬克·加德納證實(shí)，英特爾已“將采用臺積電CoWoS技術(shù)的產(chǎn)品直接移植到我們的Foveros技術(shù)上，完全沒有進(jìn)行任何設(shè)計更改。”

良率、成本、速度、供應(yīng)鏈韌性，每一項都有利于分散化。它們共同構(gòu)筑了一道結(jié)構(gòu)性護(hù)城河。

當(dāng) 47個tiles匯聚成一個封裝

Foveros負(fù)責(zé)垂直堆疊，EMIB負(fù)責(zé)橫向連接。單插槽即可實(shí)現(xiàn)超過5TB/s的內(nèi)存帶寬和petaFLOPS級的AI性能。

三位競爭者，各有優(yōu)勢。

臺積電在產(chǎn)能方面占據(jù)主導(dǎo)地位。CoWoS芯片預(yù)計在2025年底達(dá)到每分鐘8萬片的產(chǎn)能，目標(biāo)是在2026年底達(dá)到每分鐘13萬片。英偉達(dá)占據(jù)了約60%的份額。SoIC混合鍵合技術(shù)自2022年開始出貨。產(chǎn)能領(lǐng)先優(yōu)勢為3-4年。

AMD 使用了臺積電的產(chǎn)品組合，但也承擔(dān)了單一供應(yīng)商的風(fēng)險。V -Cache 的密度是 2D 芯片的 200 倍。MI300 是一款擁有 1530 億個晶體管的加速器。但 AMD 完全依賴于單一供應(yīng)商。

三星在部署方面落后。尚未推出商用3D混合鍵合邏輯芯片。目標(biāo)是在2026年實(shí)現(xiàn)4微米以下的制程。代工廠市場份額僅為5.9%，而臺積電則高達(dá)35.3%。

封裝作為代工廠的入口。

供需關(guān)系十分嚴(yán)峻。臺積電的CoWoS項目已排滿至2026年。臺積電亞利桑那工廠生產(chǎn)的芯片必須運(yùn)往臺灣進(jìn)行封裝。英特爾則提供了另一種選擇：位于美國新墨西哥州Fab 9工廠的先進(jìn)封裝技術(shù)（投資超過35億美元）。UCIe標(biāo)準(zhǔn)（由英特爾發(fā)起，擁有100多家支持者，UCIe 3.0的傳輸速率為64 GT/s）使芯片互連不再依賴于代工廠，從而真正實(shí)現(xiàn)了封裝即服務(wù)。

市場規(guī)模：目前為 460 億美元，到 2030 年將達(dá)到 800 億美元。

封裝已經(jīng)從后臺的附屬品變成了戰(zhàn)略武器。資本支出說明了一切。

接下來的規(guī)劃

Diamond Rapids 的目標(biāo)是在 2026 年中后期推出：最多 192 個 Panther Cove P 核心，支持 PCIe 6.0、CXL 3，TDP 為 500-650W。直接競爭對手是 AMD EPYC Venice（Zen 6，臺積電 2nm）。

據(jù)報道， Nova Lake （2026 年下半年）的計算單元已在臺積電 N2 芯片上完成流片。即使 18A 芯片日趨成熟，英特爾仍將繼續(xù)采用混合代工廠模式。

2025 年 12 月的概念演示展示了一種尺寸超過光刻膠尺寸 12 倍的設(shè)計：Intel 14A 上有 16 個計算單元，18A-PT 上有 8 個基礎(chǔ)單元，24 個 HBM5 堆疊，面積接近 10,296 平方毫米。封裝，而不是光刻技術(shù)，決定了系統(tǒng)層面的可能性。

總結(jié)

過去十年，市場對英特爾的評價一直局限于單一視角：制程技術(shù)的執(zhí)行力。而就這一指標(biāo)而言，英特爾的表現(xiàn)并不盡如人意。10nm工藝的延誤、7nm工藝的挫折、以及失去蘋果公司，都印證了這一點(diǎn)。

但這種說法假設(shè)制造優(yōu)勢僅僅取決于晶體管密度。事實(shí)并非如此。至少現(xiàn)在不是了。2026 年的關(guān)鍵問題是：誰能從任何來源獲取硅，以近乎零性能損失的方式將其堆疊成三維結(jié)構(gòu)，并在單個封裝中交付一個可用的系統(tǒng)？

英特爾是地球上唯一一家能夠同時做到這一切的公司。

臺積電生產(chǎn)最好的晶體管，并在混合鍵合工藝量產(chǎn)方面領(lǐng)先，但它并不設(shè)計芯片。AMD設(shè)計的芯片非常出色，但完全依賴單一供應(yīng)商。三星有發(fā)展晶圓代工的雄心，但目前還沒有商用的3D混合鍵合邏輯產(chǎn)品。英偉達(dá)設(shè)計了世界上最重要的AI加速器，但在制造和封裝方面都必須依賴其他供應(yīng)商。

英特爾設(shè)計芯片，自主生產(chǎn)，擁有最廣泛的封裝產(chǎn)品組合，為外部代工廠封裝芯片，并運(yùn)營著美國唯一的高產(chǎn)能3D封裝工廠。這種良性循環(huán)已經(jīng)開始運(yùn)轉(zhuǎn)：內(nèi)部產(chǎn)品驗(yàn)證了封裝技術(shù)的成熟度，成熟的產(chǎn)品吸引了外部客戶，每個客戶都分?jǐn)偭搜邪l(fā)成本，更優(yōu)的經(jīng)濟(jì)效益為下一代產(chǎn)品的研發(fā)提供了資金。

秉持學(xué)術(shù)誠信，就必須以鋼鐵般的意志力來應(yīng)對反對意見。以下就是一位聰明的對手會提出的論點(diǎn)。

臺積電的產(chǎn)能領(lǐng)先優(yōu)勢是實(shí)實(shí)在在的。三到四年的混合鍵合產(chǎn)品出貨經(jīng)驗(yàn)意味著其良率學(xué)習(xí)能力、客戶信任度和供應(yīng)鏈成熟度，而這些都是英特爾尚未獲得的。等到英特爾實(shí)現(xiàn)量產(chǎn)時，臺積電可能已經(jīng)領(lǐng)先兩代產(chǎn)品了。

英特爾的執(zhí)行記錄令人質(zhì)疑。Clearwater Forest 項目從2025年推遲到2026年上半年。英特爾晶圓代工業(yè)務(wù)每季度虧損數(shù)十億美元。首席財務(wù)官承認(rèn)外部業(yè)務(wù)量“微不足道”。晨星公司給予英特爾“無護(hù)城河”評級。

良率復(fù)利是一把雙刃劍。單獨(dú)來看，小塊tile的優(yōu)勢在數(shù)學(xué)上可能并不明顯，尤其是在組裝損失率較高的情況下。

對英特爾而言，他們無需在封裝方面超越臺積電，只需達(dá)到足夠好、供應(yīng)充足且位于合適的國家即可。CoWoS 的瓶頸是結(jié)構(gòu)性的，而非暫時的。而且，美國封裝所面臨的地緣政治壓力正在加劇，而非減弱。

我們認(rèn)為，有三件事值得關(guān)注：

謬誤一：Clearwater Forest 的良率報告。如果英特爾在 2026 年下半年之前無法在 17 芯片架構(gòu)上實(shí)現(xiàn)經(jīng)濟(jì)可行的良率，那么封裝護(hù)城河理論將受到實(shí)質(zhì)性削弱。密切關(guān)注出貨量、平均售價趨勢以及 Diamond Rapids 的進(jìn)度信號。

謬誤二：外部客戶數(shù)量。英偉達(dá)的交易要到2027年底才能交付。如果英特爾在2026年底前無法宣布至少兩項價值數(shù)十億美元的額外封裝協(xié)議，那么這個論點(diǎn)進(jìn)展太慢。CoWoS的限制窗口并非永久性的。

謬誤三：臺積電在亞利桑那州的封裝。如果臺積電將先進(jìn)封裝技術(shù)引入亞利桑那州，英特爾的地域優(yōu)勢將大幅縮小。密切關(guān)注臺積電的資本支出披露。

客觀的結(jié)論是：英特爾打造了一款真正獨(dú)一無二的產(chǎn)品。Foveros Direct 近乎芯片級的性能、Panther Lake 久經(jīng)考驗(yàn)的混合晶圓代工架構(gòu)、英偉達(dá)的認(rèn)證以及美國本土制造，都是實(shí)實(shí)在在的優(yōu)勢。

但資產(chǎn)并不等同于優(yōu)勢。優(yōu)勢需要多年而非幾個季度的持續(xù)執(zhí)行才能獲得。英特爾擁有所需的工具，也擁有源源不斷的客戶，市場也迫切需要它的產(chǎn)品。然而，它尚未展現(xiàn)出那種將戰(zhàn)略地位轉(zhuǎn)化為競爭護(hù)城河的、枯燥乏味卻又無比卓越的運(yùn)營能力。

封裝已經(jīng)準(zhǔn)備就緒。問題是英特爾是否也準(zhǔn)備好了。

*免責(zé)聲明：本文由作者原創(chuàng)。文章內(nèi)容系作者個人觀點(diǎn)，半導(dǎo)體行業(yè)觀察轉(zhuǎn)載僅為了傳達(dá)一種不同的觀點(diǎn)，不代表半導(dǎo)體行業(yè)觀察對該觀點(diǎn)贊同或支持，如果有任何異議，歡迎聯(lián)系半導(dǎo)體行業(yè)觀察。

今天是《半導(dǎo)體行業(yè)觀察》為您分享的第4368內(nèi)容，歡迎關(guān)注。

加星標(biāo)??第一時間看推送

求推薦