公眾號記得加星標(biāo)??，第一時間看推送不會錯過。

如今談及計算機(jī)存儲器，大多數(shù)人會想到 “RAM”，或是手機(jī)、筆記本電腦中的長期存儲空間。但在這些簡單術(shù)語背后，是一個龐大而迷人的半導(dǎo)體存儲器技術(shù)生態(tài)系統(tǒng)，每種技術(shù)都有其自身的發(fā)展歷程、設(shè)計理念以及在現(xiàn)代電子設(shè)備中的作用。從本質(zhì)上講，計算機(jī)存儲器用于存儲信息 —— 從處理器正在使用的指令與數(shù)據(jù)，到我們保存在固態(tài)硬盤和存儲卡中的海量用戶內(nèi)容與系統(tǒng)文件。然而，不同存儲器在響應(yīng)速度、數(shù)據(jù)保持時間以及每千兆字節(jié)成本方面并不相同。

本文將重點介紹四種現(xiàn)代計算機(jī)存儲器：只讀存儲器（ROM）、動態(tài)隨機(jī)存取存儲器（DRAM）、靜態(tài)隨機(jī)存取存儲器（SRAM）以及閃存。每一種存儲器都代表了速度、成本、功耗與數(shù)據(jù)持久性之間的一種獨特權(quán)衡。理解這些權(quán)衡不僅對硬件工程師至關(guān)重要，對發(fā)燒友、超頻玩家、存儲空間追求者，以及任何希望優(yōu)化性能、做出明智購買決策，或僅僅想了解驅(qū)動其計算機(jī)的技術(shù)原理的人來說，同樣不可或缺。

本文不僅會拆解這些存儲器是什么、如何工作，還會探討它們?yōu)楹沃匾?、如何在?shù)十年創(chuàng)新中演進(jìn)，以及它們的優(yōu)缺點對從游戲電腦、數(shù)據(jù)中心到智能手機(jī)等各類系統(tǒng)的實際影響。無論你是要在不同 DDR5 內(nèi)存套件中做選擇，想知道固態(tài)硬盤為何使用后會變慢，還是只想理解現(xiàn)代計算機(jī)如何以極快速度調(diào)度數(shù)據(jù)流動，各類計算機(jī)存儲器之間的協(xié)同作用都是一切的起點。

存儲器的本質(zhì)是什么？

從核心來看，計算機(jī)存儲器是計算系統(tǒng)中以二進(jìn)制數(shù)字（比特）形式存儲信息的部分，這些信息可供處理器或圖形處理器（GPU）等其他系統(tǒng)組件即時使用，或根據(jù)用戶需求長期保存。但 “存儲器” 一詞實際上涵蓋了一系列特性、性能表現(xiàn)與系統(tǒng)角色截然不同的技術(shù)。

存儲器并非只是一個存放數(shù)據(jù)的盒子，而是一個分層生態(tài)系統(tǒng)，旨在平衡速度、容量、成本與數(shù)據(jù)持久性 —— 原因很簡單：沒有任何一種技術(shù)能同時做到快速、廉價、大容量與高耐用。

兩大基本存儲器類別：易失性與非易失性

存儲器最基本的分類方式之一，是看斷電后是否保留數(shù)據(jù)：

易失性存儲器

這類存儲器需要持續(xù)供電才能維持存儲的比特。一旦斷電，數(shù)據(jù)就會丟失。因此，易失性存儲器通常用于對速度要求極高的臨時存儲。它主要包含兩個子類：動態(tài)隨機(jī)存取存儲器（DRAM）與靜態(tài)隨機(jī)存取存儲器（SRAM），后文將詳細(xì)介紹。

非易失性存儲器

在非易失性存儲器中，數(shù)據(jù)即使斷電也能保留。這使其適用于長期存儲，以及需要在多次開關(guān)機(jī)之間保存信息的系統(tǒng)。例子包括只讀存儲器（ROM）、磁盤、光盤與閃存。

易失性之外：訪問方式與性能

第二個核心概念是存儲器的訪問方式：

隨機(jī)存取：任意存儲單元的讀寫時間大致相等。RAM 中的 “R” 即代表這一特性；

順序存?。簲?shù)據(jù)必須按順序讀取，隨機(jī)訪問速度較慢。硬盤驅(qū)動器與老式磁帶存儲即為此類，即便比特最終存儲在非易失性介質(zhì)中。

存儲器層次結(jié)構(gòu)：為何多種類型共存

現(xiàn)代計算并非只依賴一種存儲器，而是將多種存儲器組織成一個層次結(jié)構(gòu)：

寄存器：位于中央處理器（CPU）核心或 GPU / 張量處理器（TPU）計算單元內(nèi)部的超小、超快 SRAM；

高速緩存：靠近處理器的高速 SRAM，用于緩沖頻繁訪問的數(shù)據(jù)；

主存（DRAM）：容量比緩存更大、速度更慢，作為處理器的主要工作區(qū)；

非易失性存儲：大容量、低速設(shè)備，用于長期存儲操作系統(tǒng)文件、應(yīng)用、游戲與個人文件。

這一層次結(jié)構(gòu)之所以存在，是因為處理器速度的發(fā)展歷來遠(yuǎn)快于存儲器速度。如果不將不同成本與性能的存儲器分層，CPU 就會頻繁閑置等待數(shù)據(jù)，這種現(xiàn)象被稱為 “存儲墻”。

定義存儲器的核心屬性

工程師設(shè)計或?qū)Ρ却鎯ζ骷夹g(shù)時，會關(guān)注幾項關(guān)鍵指標(biāo)：

速度：數(shù)據(jù)讀寫的快慢；

延遲：從發(fā)出請求到數(shù)據(jù)開始傳輸?shù)难舆t；

帶寬：單位時間內(nèi)可傳輸?shù)臄?shù)據(jù)量；

容量：可存儲的數(shù)據(jù)量；

每比特成本：單位存儲的生產(chǎn)成本；

持久性：斷電后數(shù)據(jù)是否保留；

能耗：影響電池續(xù)航與發(fā)熱，尤其在小型設(shè)備中。

沒有任何一種存儲器能在所有指標(biāo)上都表現(xiàn)優(yōu)異，這正是現(xiàn)代計算機(jī)組合使用多種存儲器、而非依賴單一通用方案的原因。

盡管現(xiàn)代計算機(jī)存儲器在最底層物理層面以比特形式存儲數(shù)據(jù)，但其部分特性通常以字節(jié)表示，1 字節(jié)等于 8 比特。

這對日常系統(tǒng)為何重要

程序執(zhí)行：啟動應(yīng)用時，程序通常從低速非易失性存儲加載到高速易失性存儲器，使 CPU 能盡可能快速高效地處理；

高速緩存：現(xiàn)代 CPU 利用數(shù)據(jù)局部性 —— 近期或鄰近數(shù)據(jù)更可能被重復(fù)使用 —— 將其存入基于 SRAM 的極高速緩存，避免重復(fù)訪問時承受 DRAM 更高的延遲代價；

長期存儲：各類文件、游戲與其他雜項數(shù)據(jù)存放在非易失性存儲器（如 NAND 閃存）中，正因它無需供電即可保存數(shù)據(jù)，盡管性能低于 RAM。

接下來，我們將逐一介紹本文涵蓋的四種主流現(xiàn)代計算機(jī)存儲器的特性、應(yīng)用場景、優(yōu)缺點，首先從只讀存儲器（ROM）開始。

ROM — 只讀存儲器

在現(xiàn)代計算領(lǐng)域，只讀存儲器（ROM）泛指一大類斷電后仍能保存數(shù)據(jù)的非易失性存儲器技術(shù)。與斷電丟失數(shù)據(jù)的易失性存儲器不同，ROM 傳統(tǒng)上用于存放系統(tǒng)啟動與正常運行所需的固定數(shù)據(jù)或固件，如啟動代碼、微碼或嵌入式控制器指令。

盡管現(xiàn)代產(chǎn)品常常模糊 “只讀” 與 “可重寫” 存儲器的界限，但理解經(jīng)典 ROM 子類及其演進(jìn)，有助于解釋從早期游戲卡帶到現(xiàn)代 PC 與智能手機(jī)固件存儲的一切。

ROM 的主要作用是可靠存儲關(guān)鍵、長期有效的數(shù)據(jù)：

非易失性，內(nèi)容在開關(guān)機(jī)后依然保留；

固件與啟動加載程序 —— 包括現(xiàn)代 PC 上的 BIOS / 統(tǒng)一可擴(kuò)展固件接口（UEFI）—— 傳統(tǒng)上存放在 ROM 中；

許多嵌入式系統(tǒng)（從家電到控制器）依賴 ROM 存放穩(wěn)定的板載軟件。

除少數(shù)專用系統(tǒng)外，ROM 并不適合頻繁重寫。但隨著時間推移，各類子類型逐步演進(jìn)，提供了不同程度的靈活性。下文將介紹它們的優(yōu)缺點與典型應(yīng)用。

經(jīng)典 ROM 子類型

以下是 ROM 的主要類別，從永久固化到電可重寫：

掩膜 ROM（MROM）—— 工廠編程，不可修改

掩膜 ROM 在制造過程中編程，數(shù)據(jù)模式通過定制光罩物理嵌入芯片。由于比特在出廠時已 “硬連線”，后續(xù)無法更改。

優(yōu)點

穩(wěn)定性高，讀取速度快；

大規(guī)模量產(chǎn)成本低，定制光罩步驟替代了制造后編程。

缺點

缺乏靈活性，任何修改都需要新光罩與重新流片；

小批量或頻繁更新的產(chǎn)品中很少使用。

典型應(yīng)用

早期游戲卡帶與主機(jī) ROM；

代碼固定的嵌入式系統(tǒng)。

可編程 ROM（PROM）—— 一次性可編程

PROM 出廠為空白，用戶可通過專用設(shè)備（PROM 編程器）一次性編程。編程時內(nèi)部熔絲被選擇性 “燒斷” 以定義存儲比特，編程后數(shù)據(jù)不可更改。

優(yōu)點

無需定制光罩即可自定義編程；

適合在制造流程后期將固件鏡像寫入電路。

缺點

僅可編程一次，出錯通常意味著芯片報廢。

典型應(yīng)用

工業(yè)嵌入式系統(tǒng)、早期測試系統(tǒng)或?qū)Ｓ眠壿嫛?/p>

EPROM（可擦除可編程只讀存儲器）——紫外線 (UV) 可擦除

EPROM 在 PROM 基礎(chǔ)上改進(jìn)，支持擦除與重新編程。擦除需將芯片（通過封裝上的透明石英窗口）暴露在強(qiáng)紫外線下，重置浮柵晶體管。

優(yōu)點

可重復(fù)使用，開發(fā)人員可迭代調(diào)試固件；

適合原型開發(fā)與傳統(tǒng) BIOS 芯片。

缺點

擦除需拆芯片并紫外線照射，已部署產(chǎn)品更新不便；

擦寫次數(shù)受紫外線窗口損耗限制。

典型應(yīng)用

早期微控制器固件與開發(fā)板。

EEPROM（電可擦可編程只讀存儲器）——電字節(jié)級可擦存儲器

EEPROM 支持電擦除與重編程，無需從電路中取下芯片，比 EPROM 便捷得多。

獨特特性

可選擇性擦除與重寫單個字節(jié)，而閃存通常以塊為單位操作；

寫入速度慢于 RAM，但比 EPROM 靈活。

優(yōu)點

支持系統(tǒng)內(nèi)更新（如通過 SPI 或 I2C 總線）；

適用于小型固件更新或配置數(shù)據(jù)。

缺點

寫入壽命有限（通常數(shù)萬至數(shù)百萬次）。

典型應(yīng)用

現(xiàn)代主板上的 BIOS/UEFI 固件存儲；

微控制器嵌入式系統(tǒng)；

安全令牌與智能卡存儲。

小結(jié)：各類 ROM 對比

DRAM — 動態(tài)隨機(jī)存取存儲器

動態(tài)隨機(jī)存取存儲器（DRAM）是當(dāng)今計算系統(tǒng)中主流的主存形式。它利用微小電容存儲電荷來保存數(shù)據(jù)，每個比特都需要定期刷新，因為電荷會緩慢泄漏。這種 “動態(tài)” 特性正是 DRAM 名稱的來源 —— 它必須每秒數(shù)百次刷新以保留信息。由于 DRAM 單元比 SRAM 簡單，因此芯片密度更高，大容量存儲更具成本效益。這種成本、性能與密度的平衡，使 DRAM 成為從 PC 到服務(wù)器等設(shè)備中應(yīng)用與操作系統(tǒng)的主要工作區(qū)。

工作原理上，DRAM 單元由一個小電容與一個訪問晶體管組成，存儲 1 比特數(shù)據(jù)。這些單元排列成二維行列表格，每個單元位于字線（行）與位線（列）的交點。

字線用于選擇整行單元。內(nèi)存控制器訪問某一行時，會將該字線置高，打開該行所有單元的訪問晶體管，使其連接到對應(yīng)位線；

位線沿每列延伸，作為單元電容與靈敏放大器之間的數(shù)據(jù)傳輸通道。讀操作時，位線先預(yù)充到中間電壓，再激活字線。單元電容上的微小電荷會輕微改變位線電壓，靈敏放大器檢測并放大這一差異，生成邏輯值（1 或 0）。寫操作時，位線被強(qiáng)驅(qū)動到目標(biāo)邏輯電平，激活字線，電容充電（1）或放電（0）。

由于電容上的電荷會隨時間泄漏，且讀取操作本身會干擾單元電荷，現(xiàn)代 DRAM 必須定期重新讀寫每一行以刷新數(shù)據(jù)。

DRAM 主要特性

優(yōu)點

高密度且成本合理：單位面積比特數(shù)高于 SRAM，每 GB 成本更低，適合做主存；

通用性能良好：雖慢于部分專用版本，但帶寬足以應(yīng)對廣泛工作負(fù)載；

高度標(biāo)準(zhǔn)化：多代 DDR 在臺式機(jī)、筆記本與服務(wù)器中廣泛支持。

缺點

需要刷新周期：用電荷存儲數(shù)據(jù)，需額外功耗維持內(nèi)容；

易失性：與 SRAM 一樣，斷電數(shù)據(jù)全失；

延遲限制：整體吞吐量優(yōu)秀，但隨機(jī)訪問延遲遠(yuǎn)高于 SRAM。

典型應(yīng)用

臺式機(jī)、筆記本、手機(jī)、服務(wù)器等設(shè)備的系統(tǒng)內(nèi)存；

重視容量與成本的通用工作負(fù)載；

虛擬化、大數(shù)據(jù)集與大多數(shù)日常計算任務(wù)。

內(nèi)存總線：數(shù)據(jù)如何傳輸

在計算系統(tǒng)中，總線本質(zhì)是一組電氣通路，用于在 CPU、內(nèi)存與其他組件間傳輸信息。內(nèi)存總線專門連接處理器（準(zhǔn)確說是處理器內(nèi)的內(nèi)存控制器）與系統(tǒng)內(nèi)存，實現(xiàn) CPU 與 DRAM 等存儲器之間的數(shù)據(jù)與指令傳輸?，F(xiàn)代設(shè)計中，這一連接通常由內(nèi)存標(biāo)準(zhǔn)定義，實現(xiàn)為高速接口，使 CPU 能高效快速讀寫內(nèi)存。

內(nèi)存總線由多個邏輯子總線組成：

地址總線：傳輸 CPU 要訪問的存儲單元地址（如 “讀取地址 0x12345 處的字節(jié)”），地址總線寬度影響系統(tǒng)可尋址內(nèi)存大??；

數(shù)據(jù)總線：在內(nèi)存與 CPU 間傳輸實際數(shù)據(jù)，數(shù)據(jù)總線越寬，每次傳輸比特越多，整體吞吐量 / 帶寬越高；

控制總線：傳輸控制信號（如讀 / 寫命令），協(xié)調(diào)數(shù)據(jù)傳輸?shù)臅r機(jī)與方式。

這些總線共同構(gòu)成內(nèi)存操作的通信 “高速公路”。內(nèi)存總線的寬度（并行線路數(shù)）與速度（頻率）直接影響單位時間數(shù)據(jù)傳輸量（即內(nèi)存帶寬），就像更寬更快的公路能承載更多車輛。

現(xiàn)代系統(tǒng)中，傳統(tǒng)前端內(nèi)存總線已演進(jìn)為更專用的點對點內(nèi)存接口，集成到 CPU 內(nèi)存控制器中，并由 DDR、LPDDR、GDDR、HBM 等標(biāo)準(zhǔn)定義，但尋址、數(shù)據(jù)傳輸與物理線路控制的基本原理依然適用。

DRAM 與 SDRAM：簡要說明

盡管我們廣泛用 DRAM 指代現(xiàn)代計算機(jī)主存，但實際上幾乎所有現(xiàn)代 DRAM 芯片都是 SDRAM—— 同步動態(tài)隨機(jī)存取存儲器。SDRAM 與老式異步 DRAM 的區(qū)別在于，其命令與數(shù)據(jù)操作與系統(tǒng)時鐘信號嚴(yán)格同步，意味著內(nèi)存控制器（管理主存數(shù)據(jù)流的數(shù)字電路）與 DRAM 芯片同步運行。這種同步支持命令流水線與 Bank 交錯等特性，相比老式異步 DRAM 接口大幅提升吞吐量與效率。事實上，DDR、LPDDR、GDDR 乃至 HBM 等所有 DRAM 變體，核心都基于 SDRAM，只是在同步基礎(chǔ)上增加帶寬、延遲、能效或?qū)Ｓ脠鼍暗脑鰪?qiáng)。

內(nèi)存時序

例如 DDR5 內(nèi)存套件規(guī)格 “30?36?36?76” 這串?dāng)?shù)字，代表其主要內(nèi)存時序，即內(nèi)存執(zhí)行關(guān)鍵操作所需的時鐘周期數(shù)。由于 DRAM 按行列網(wǎng)格組織，訪問數(shù)據(jù)需要先激活行，再讀寫列，這些操作會產(chǎn)生可測量延遲。最常見的時序包括：

CAS 延遲（tCL）：行已激活后，從發(fā)出讀命令到數(shù)據(jù)可用的時鐘周期數(shù)，是發(fā)燒友最熟悉的指標(biāo)，常用來代表內(nèi)存響應(yīng)速度；

行到列延遲（tRCD）：激活行到訪問該行內(nèi)目標(biāo)列之間的延遲，即行準(zhǔn)備到列訪問的時間；

行預(yù)充電時間（tRP）：切換到新行前，當(dāng)前行必須 “預(yù)充電”（關(guān)閉），tRP 定義該操作所需時鐘周期數(shù)；

行有效時間（tRAS）：行打開后必須保持激活的最小時鐘周期數(shù)，之后才能安全關(guān)閉。

數(shù)值越低代表時鐘周期越少，通常延遲越低，但實際延遲也取決于 DRAM 頻率 —— 低速下的低時序與高速下的高時序，實際延遲（通常以納秒表示）可能相近。

大多數(shù)內(nèi)存模塊在高傳輸速率與合理時序之間做平衡。發(fā)燒友調(diào)試性能時會調(diào)整這些值，或在評估套件時參考，因為它們影響 DRAM 模塊在原始帶寬之外響應(yīng)內(nèi)存請求的速度。

值得注意的是，常見的主要時序（tCL、tRCD、tRP、tRAS）并不能完全反映內(nèi)存性能。其下還有二級、三級時序，控制 DRAM 對不同命令序列與刷新周期的更精細(xì)響應(yīng)。這些次級時序通常不在包裝上標(biāo)注，但可在 BIOS/UEFI 中訪問與調(diào)整，合理調(diào)校對帶寬與延遲的影響遠(yuǎn)大于僅調(diào)整主要時序。PC 發(fā)燒友常將這些設(shè)置作為內(nèi)存調(diào)校與超頻的一部分，在基本時序與頻率達(dá)標(biāo)后進(jìn)一步榨取性能。

以下是現(xiàn)代系統(tǒng)中四種主要 DRAM 類型，各自針對不同性能 / 功耗 / 成本優(yōu)先級與環(huán)境優(yōu)化。

DDR — 雙倍數(shù)據(jù)率（標(biāo)準(zhǔn)系統(tǒng)內(nèi)存）

DDR（雙倍數(shù)據(jù)率）DRAM 是當(dāng)今臺式機(jī)、筆記本、工作站與服務(wù)器使用的主流系統(tǒng)內(nèi)存。它在時鐘上升沿與下降沿都傳輸數(shù)據(jù)，相比老式單數(shù)據(jù)率（SDR）DRAM，每時鐘周期數(shù)據(jù)率翻倍。DDR 已歷經(jīng)多代演進(jìn)（DDR1 到 DDR5，即將推出 DDR6），每一代都提升速度 / 頻率、容量與能效。

優(yōu)點

性能均衡：通用應(yīng)用帶寬、延遲與容量表現(xiàn)良好；

廣泛支持與可升級：采用標(biāo)準(zhǔn)化模塊（如 DIMM），易于安裝與升級；

成本效益高：成熟制造與廣泛應(yīng)用使價格有競爭力，遠(yuǎn)便宜于 SRAM 且密度更高。

缺點

功耗中等：能效不如面向移動設(shè)備的 LPDDR；

帶寬與延遲受限：訪問延遲遠(yuǎn)高于 SRAM，帶寬更低。

典型應(yīng)用

消費級與企業(yè)級臺式機(jī)、筆記本、服務(wù)器的主系統(tǒng)內(nèi)存。

LPDDR — 低功耗 DRAM（移動與嵌入式 DRAM）

與傳統(tǒng) DDR 不同，LPDDR 內(nèi)存芯片通常直接焊接在計算設(shè)備主板上，可與處理器直接通信。

低功耗 DDR（LPDDR）專為電池供電與移動設(shè)備定制，如筆記本、智能手機(jī)、平板。盡管基礎(chǔ) DRAM 技術(shù)與標(biāo)準(zhǔn) DDR 相同，但 LPDDR 針對低電壓運行優(yōu)化，并配備額外省電模式。它通常直接焊在設(shè)備邏輯板上，而非用戶可更換模塊，使輕薄本、手機(jī)與平板體積更小、功耗更低。

優(yōu)點

能效極佳：低電壓運行，提升電池續(xù)航；

針對常開低功耗狀態(tài)優(yōu)化：移動工作負(fù)載性能良好且省電；

體積更?。喊遢d設(shè)計節(jié)省空間，降低復(fù)雜度。

缺點

不可升級：通常板載焊接，無法像標(biāo)準(zhǔn) DDR 那樣用戶更換；

延遲較高：時序更寬松，延遲通常高于 DDR。

典型應(yīng)用

智能手機(jī)、平板、超輕薄筆記本、汽車系統(tǒng)。

GDDR — 圖形 DRAM（高速圖形內(nèi)存）

與 LPDDR 一樣，GDDR DRAM 也直接焊接在 GPU 電路板上。

圖形 DDR（GDDR）是 DDR 的專用變體，專為圖形與 “高度并行” 工作負(fù)載提供更高峰值帶寬。更寬總線與更高時鐘頻率使 GDDR（如 GDDR6、GDDR7）能滿足游戲渲染與其他帶寬密集型計算任務(wù)所需的巨大吞吐量。它以部分能效為代價換取 raw speed，適合 GPU 與其他并行計算加速器，內(nèi)存帶寬直接影響性能。

優(yōu)點

數(shù)據(jù)速率極高：快速在 GPU 與內(nèi)存間傳輸大量數(shù)據(jù)；

針對并行工作負(fù)載優(yōu)化：多通道內(nèi)存可最大化吞吐量。

缺點

發(fā)熱與功耗：高頻率與寬總線導(dǎo)致發(fā)熱與功耗增加；

非為通用內(nèi)存設(shè)計：權(quán)衡偏向帶寬而非延遲或靈活性。

典型應(yīng)用

顯卡 / GPU、游戲主機(jī)、專業(yè)可視化硬件。

HBM — 高帶寬存儲器（用于高性能計算的頂級帶寬）

高帶寬存儲器（HBM）采用 3D 堆疊 DRAM 架構(gòu)，大幅提升單封裝內(nèi)存帶寬。通過硅通孔（TSV）與超寬總線，HBM 實現(xiàn)巨大吞吐量，每比特傳輸功耗遠(yuǎn)低于 DDR 與 GDDR。它通常通過中介層直接與高性能 GPU、AI 加速器或其他高性能計算（HPC）處理器配對，中介層是薄型中間基板，實現(xiàn)處理器與內(nèi)存堆疊之間極密集、高速的連接，以極低延遲與功耗傳輸數(shù)千信號。

HBM 系統(tǒng)中，處理器裸片與一個或多個堆疊 DRAM 裸片在 2.5D 封裝內(nèi)并排置于中介層上，提供普通 PCB 難以實現(xiàn)的超細(xì)布線與微凸點連接。結(jié)果就是 HBM 聞名的寬位高帶寬接口 —— 計算芯片與內(nèi)存之間互連路徑短，相比傳統(tǒng)片外內(nèi)存路由，吞吐量巨大且能效更佳。

優(yōu)點

單堆疊帶寬無與倫比：單封裝可達(dá)數(shù)百 GB/s；

能效出色：每比特能耗（通常以皮焦為單位）低于傳統(tǒng) DDR/GDDR；

緊湊高密度：3D 堆疊節(jié)省空間，支持高性能板卡。

缺點

成本與復(fù)雜度極高：2.5D/TSV 封裝與中介層增加制造成本；

容量低于標(biāo)準(zhǔn) DRAM：專注高吞吐量而非超大容量。

典型應(yīng)用

AI 加速器（GPU、TPU）與高性能計算。

小結(jié)：DRAM 類型對比

SRAM — 靜態(tài)隨機(jī)存取存儲器

靜態(tài)隨機(jī)存取存儲器（SRAM）是一種易失性存儲器，但在現(xiàn)代計算中因其速度、可預(yù)測性與易用性占據(jù)特殊地位。盡管它不是最大或最便宜的存儲器，但其獨特特性使其在性能至上的系統(tǒng)中不可或缺，即便在其他方面代價高昂。

SRAM 是什么，如何工作

與 DRAM 用電容電荷存儲數(shù)據(jù)并需要定期刷新不同，SRAM 使用晶體管網(wǎng)絡(luò)構(gòu)成觸發(fā)器保存每比特數(shù)據(jù)。典型 SRAM 單元每比特使用 6 個晶體管（常稱 6T 單元），只要供電就能穩(wěn)定鎖存 0 或 1，無需刷新操作。

這種 “靜態(tài)” 特性正是其名稱來源：比特寫入后保持不變，直到被顯式覆蓋或斷電。

SRAM 關(guān)鍵特性

SRAM 設(shè)計帶來獨特性能表現(xiàn)：

訪問速度快：讀寫可在個位數(shù)納秒完成，比 DRAM 數(shù)十納秒快一個數(shù)量級；

無需刷新：數(shù)據(jù)保存在觸發(fā)器而非電荷中，無需刷新周期，大幅降低延遲與后臺維護(hù)能耗；

動態(tài)功耗低：無刷新開銷，頻繁訪問時動態(tài)功耗更低，對緩存與高速邏輯非常有利；

時序可預(yù)測：無不可預(yù)測的刷新活動，延遲確定，對實時應(yīng)用至關(guān)重要；

易失性：與大多數(shù) RAM 一樣，斷電數(shù)據(jù)全失。

SRAM 優(yōu)點

高速低延遲：晶體管單元使其成為常用最快存儲器之一，訪問近乎即時，適合要求快速響應(yīng)的應(yīng)用；

無刷新開銷：不像 DRAM 需要暫停刷新，數(shù)據(jù)靜態(tài)保存，無需額外電路與功耗；

對性能關(guān)鍵邏輯高效：可預(yù)測時序與快速訪問提升整體吞吐量，尤其在一致性性能重要場景；

待機(jī)功耗更低：讀密集與空閑場景下，無需持續(xù)刷新，整體功耗可能低于 DRAM。

SRAM 缺點

每比特成本高：每比特需多個晶體管，制造成本遠(yuǎn)高于 DRAM 與閃存，大容量存儲不現(xiàn)實；

密度低：多晶體管單元使每比特硅片面積更大，相同容量下密度更低、裸片更大；

易失性：無電不保存數(shù)據(jù)，長期存儲需電池或備份機(jī)制；

先進(jìn)工藝漏電：雖無刷新開銷，但先進(jìn)低漏工藝（如深亞微米設(shè)計）仍有待機(jī)漏電流，削弱部分能效優(yōu)勢。

典型應(yīng)用

因其速度與可預(yù)測性，SRAM 用于性能重于容量的場景：

CPU 與 GPU 高速緩存：L1、L2、L3 緩存首選，靠近核心最小化訪問延遲；

寄存器文件與小型緩沖器：處理器與專用邏輯塊內(nèi)部的小型高速本地存儲器；

實時與嵌入式系統(tǒng)：網(wǎng)絡(luò)設(shè)備、控制系統(tǒng)等時序確定性重要場景，無刷新與低延遲優(yōu)勢巨大；

高速網(wǎng)絡(luò)硬件：路由器與交換機(jī)中的數(shù)據(jù)包緩沖，快速排隊轉(zhuǎn)發(fā)流量；

ASIC/FPGA 塊 RAM：專用集成電路（ASIC）與現(xiàn)場可編程門陣列（FPGA）嵌入 SRAM 塊，作為可配置片上 / 暫存存儲器，支持靈活邏輯設(shè)計。

總結(jié)

SRAM 的核心是速度與響應(yīng)性。靜態(tài)晶體管設(shè)計實現(xiàn)極快、可預(yù)測訪問且無刷新開銷，代價是密度低、每比特價格高。因此，它是 CPU/GPU 緩存與高速緩沖等性能關(guān)鍵角色的首選存儲器，盡管不適合消費設(shè)備大容量存儲。

閃存

閃存是一種非易失性固態(tài)存儲器，斷電后仍保留數(shù)據(jù)。早期非易失性存儲（如 EEPROM）奠定基礎(chǔ)，但閃存由東芝舛岡富士雄在 1980 年代開創(chuàng)，實現(xiàn)大規(guī)模、低成本電可擦除與重編程。

與斷電丟失數(shù)據(jù)的 DRAM、SRAM 等易失性存儲器不同，閃存通過在浮柵金屬氧化物半導(dǎo)體場效應(yīng)晶體管（MOSFET）上捕獲電荷存儲信息。這種設(shè)計無需機(jī)械部件即可保存數(shù)據(jù)，比傳統(tǒng)機(jī)械硬盤更快更可靠，同時耐用且能效高。

隨著技術(shù)演進(jìn)，出現(xiàn)兩大閃存家族：或非（NOR）與與非（NAND）。兩者均基于浮柵單元，但架構(gòu)、性能與理想應(yīng)用場景不同。

NOR 與 NAND：區(qū)別何在

閃存名稱源于單元互連的邏輯結(jié)構(gòu)：

NOR 閃存模擬或非（并聯(lián)）連接，支持對單個地址直接隨機(jī)訪問；

NAND 閃存采用與非（串聯(lián)）結(jié)構(gòu)，強(qiáng)調(diào)高密度與高效塊操作，而非單字節(jié)訪問。

這一架構(gòu)差異對性能、成本與典型應(yīng)用影響重大。

NOR 閃存

優(yōu)點

隨機(jī)訪問快：支持字節(jié)級快速讀取，適合直接從閃存執(zhí)行代碼（XIP）；

讀取可靠：并聯(lián)單元使字節(jié)級讀取簡單低延遲；

耐用性更高：小容量下數(shù)據(jù)保持與壽命通常優(yōu)于 NAND。

缺點

存儲密度低：并聯(lián)設(shè)計占用更多芯片面積，單芯片最大容量受限；

擦寫慢：大規(guī)模擦寫慢于 NAND；

每比特成本高：單元尺寸大、密度低，價格高于 NAND。

典型應(yīng)用

固件與啟動 ROM（BIOS/UEFI），需就地執(zhí)行；

代碼量小的嵌入式系統(tǒng)與微控制器；

要求可靠隨機(jī)訪問與長期數(shù)據(jù)保持的系統(tǒng)。

NAND 閃存

優(yōu)點

高密度：串聯(lián)架構(gòu)使單芯片容量更大、成本更低；

擦寫高效：以大塊操作，批量寫入與擦除更快；

每比特成本低：規(guī)模效應(yīng)與緊湊單元布局極具成本效益。

缺點

隨機(jī)訪問慢：頁 / 塊導(dǎo)向訪問，隨機(jī)讀取慢于 NOR；

管理復(fù)雜：需要復(fù)雜的錯誤校正（ECC）、磨損均衡與壞塊管理；

單元耐用性較低：雖 SLC/MLC/TLC/QLC 等新一代提供不同權(quán)衡，但小控制代碼場景通常不如 NOR。

典型應(yīng)用

大容量存儲：SSD、存儲卡、U 盤、手機(jī)內(nèi)置存儲；

重視密度與成本的大容量媒體與文件存儲；

需求可擴(kuò)展存儲的消費設(shè)備與云存儲。

NAND 閃存單元類型：SLC、MLC、TLC、QLC

NAND 閃存中，每個單元通過不同電壓電平捕獲電荷存儲數(shù)據(jù)。單元內(nèi)比特越多，所需電壓電平越多，讀寫越復(fù)雜且易出錯。因此存在多種單元結(jié)構(gòu)，每單元存儲比特數(shù)不同：

SLC（單級單元）：每單元 1 比特 —— 最簡單、最穩(wěn)??；

MLC（多級單元）：每單元 2 比特 —— 成本與性能折中；

TLC（三級單元）：每單元 3 比特 —— 密度很高；

QLC（四級單元）：每單元 4 比特 —— 當(dāng)前主流最高密度。

一般來說，從 SLC ? MLC ? TLC ? QLC 的過程中，你會遇到以下權(quán)衡取舍：

存儲密度上升（單芯片容量更大）；

每 GB 成本下降；

耐用性（寫入次數(shù)）下降；

原始性能（尤其寫入速度）趨于下降。

小結(jié)：閃存對比 — NOR vs NAND

存儲器層次結(jié)構(gòu)與實際權(quán)衡

如前文所述，沒有任何一種存儲器技術(shù)能完美勝任所有任務(wù)?，F(xiàn)代計算機(jī)（包括手機(jī)、平板等移動設(shè)備）采用多層次存儲器架構(gòu)，平衡四大核心因素：速度、成本（能耗與金錢）、容量、斷電是否保留數(shù)據(jù)。層次頂端是靠近處理芯片（CPU、GPU、TPU 等）的小容量高速易失性存儲器，向下則是容量更大、速度更慢，最終用于長期存儲的非易失性存儲器。這種布局發(fā)揮每種技術(shù)的優(yōu)勢，彌補(bǔ)短板：SRAM 與 DRAM 等高速昂貴存儲器作為處理器即時工作區(qū)，ROM 與閃存等持久技術(shù)提供可靠長期數(shù)據(jù)存儲。這種組織方式使系統(tǒng)在實時計算響應(yīng)迅速的同時，為大數(shù)據(jù)集與代碼提供持久存儲。

下表總結(jié)各現(xiàn)代計算機(jī)存儲器的相關(guān)特性：

未來趨勢

隨著人工智能、云端數(shù)據(jù)中心、物聯(lián)網(wǎng)設(shè)備等數(shù)據(jù)密集型應(yīng)用推動現(xiàn)代計算需求暴漲，當(dāng)今主流存儲器技術(shù)的局限日益明顯。因此，半導(dǎo)體行業(yè)正積極研究下一代存儲器技術(shù)，包括模糊存儲與工作內(nèi)存界限、提升能效，或從根本上重新定義比特存儲與訪問方式。

Z 角存儲器（ZAM）

備受關(guān)注的新興技術(shù)之一是 Z 角存儲器，由英特爾與軟銀旗下 SAIMEMORY 合作開發(fā)的全新堆疊內(nèi)存架構(gòu)。旨在挑戰(zhàn)當(dāng)前高帶寬內(nèi)存（HBM），提供更高密度、更大帶寬與更佳能效，解決 AI 加速器（GPU、TPU）與高性能計算平臺的內(nèi)存瓶頸。早期開發(fā)目標(biāo) 2029–2030 年商業(yè)化，行業(yè)活動展示原型標(biāo)志著主流廠商重回內(nèi)存創(chuàng)新。

磁阻 RAM（MRAM）

MRAM 用磁性而非電氣狀態(tài)存儲數(shù)據(jù)，兼具非易失性、低延遲與高耐用性。STT?MRAM（自旋轉(zhuǎn)移矩）與 SOT?MRAM（自旋軌道矩）等變體將性能推向 SRAM 級別速度，同時保留閃存持久性。近期使用鎢層的突破實現(xiàn)約 1 納秒開關(guān)速度，預(yù)示 MRAM 未來可作為超高速非易失性工作內(nèi)存，壽命比閃存高數(shù)個數(shù)量級。

阻變 RAM（ReRAM/RRAM）

阻變隨機(jī)存取存儲器（ReRAM）利用介電材料電阻變化表示比特。單元結(jié)構(gòu)簡單、編程電壓低、開關(guān)速度快、10 納米以下工藝可擴(kuò)展性優(yōu)秀，有望實現(xiàn)超高密度非易失存儲。部分行業(yè)合作（如 Weebit Nano 與德州儀器）顯示嵌入式與物聯(lián)網(wǎng)設(shè)備商用 ReRAM 即將落地，其適用于模擬與存內(nèi)計算，成為下一代 AI 加速器與邊緣計算候選。

相變存儲器（PCM）

相變存儲器（PCM）通過熱量使硫系材料在非晶與晶態(tài)間切換，延遲遠(yuǎn)低于 NAND 閃存，耐用性更好。可利用多個中間狀態(tài)實現(xiàn)多比特存儲，且無需 DRAM 式刷新。盡管材料與能耗挑戰(zhàn)仍存，研究持續(xù)提升寫入效率與可擴(kuò)展性，成為性能與持久性介于 DRAM 與閃存之間的存儲級內(nèi)存候選。

鐵電與納米 RAM 方案

其他實驗技術(shù)以新方式結(jié)合非易失性、速度與耐用性。鐵電閃存（FeNAND / 基于 FeFET 的閃存）將鐵電極化融入類 NAND 結(jié)構(gòu)，相比傳統(tǒng)電荷陷阱閃存降低功耗、提升壽命與速度。同時，基于碳納米管的納米 RAM（NRAM）等概念承諾 DRAM 級速度、非易失性與潛在超高密度。這些技術(shù)尚處早期，但顯示材料科學(xué)與器件工程可能推動現(xiàn)有架構(gòu)大幅進(jìn)步。

結(jié)語

存儲器并非計算機(jī)中的單一組件，而是由多樣技術(shù)構(gòu)成的復(fù)雜生態(tài)，每種技術(shù)都在速度、持久性、成本與容量之間做出不同權(quán)衡。本文梳理了現(xiàn)代存儲器四大支柱：ROM、DRAM、SRAM 與閃存，展示了它們?nèi)绾胃髯园l(fā)揮獨特作用，讓計算機(jī)高效運行。

這四種存儲器共同揭示了計算設(shè)計的核心真理：沒有任何一種技術(shù)能在所有指標(biāo)上表現(xiàn)優(yōu)異，因此系統(tǒng)采用層次化架構(gòu)，發(fā)揮每種技術(shù)優(yōu)勢，彌補(bǔ)短板。從 ROM 中微小的固件，到閃存里 TB 級數(shù)據(jù)，從 SRAM 的極速響應(yīng)，到 DRAM 的廣闊工作區(qū)，每一種存儲器都在我們?nèi)粘Ｊ褂玫南到y(tǒng)性能與能力中扮演關(guān)鍵角色。

展望未來創(chuàng)新 —— 從新興非易失 RAM 到先進(jìn)堆疊架構(gòu) —— 性能、持久性與成本之間的協(xié)同，將繼續(xù)塑造存儲器演進(jìn)與下一代計算設(shè)備的構(gòu)建方式。

https://wccftech.com/deep-dive-modern-computer-memory-rom-dram-sram-flash/

（來源：Wccftech ）

*免責(zé)聲明：本文由作者原創(chuàng)。文章內(nèi)容系作者個人觀點，半導(dǎo)體行業(yè)觀察轉(zhuǎn)載僅為了傳達(dá)一種不同的觀點，不代表半導(dǎo)體行業(yè)觀察對該觀點贊同或支持，如果有任何異議，歡迎聯(lián)系半導(dǎo)體行業(yè)觀察。

今天是《半導(dǎo)體行業(yè)觀察》為您分享的第4323期內(nèi)容，歡迎關(guān)注。

加星標(biāo)??第一時間看推送

求推薦