當(dāng)AI數(shù)據(jù)中心的算力擴(kuò)張推動(dòng)CPO走向量產(chǎn)，一個(gè)被忽視的環(huán)節(jié)正成為整條產(chǎn)業(yè)鏈的瓶頸所在——測(cè)試。

隨著AI數(shù)據(jù)中心規(guī)模持續(xù)擴(kuò)張，傳統(tǒng)銅互連已逼近物理極限，共封裝光學(xué)（CPO）被業(yè)界視為下一代AI基礎(chǔ)設(shè)施的關(guān)鍵互連方案之一。臺(tái)積電的COUPE平臺(tái)預(yù)計(jì)2026年進(jìn)入量產(chǎn)，CPO正從實(shí)驗(yàn)室走向商業(yè)化。

然而，CPO的檢測(cè)與測(cè)試環(huán)節(jié)仍是一道難以逾越的門(mén)檻。行業(yè)目前缺乏統(tǒng)一標(biāo)準(zhǔn)，流程高度依賴(lài)人工，這使得測(cè)試成為制約CPO芯片大規(guī)模量產(chǎn)的主要瓶頸之一。TrendForce近日發(fā)布的研究對(duì)這一問(wèn)題進(jìn)行了系統(tǒng)梳理。

為什么CPO測(cè)試這么難？

理解這個(gè)問(wèn)題，先要理解CPO的結(jié)構(gòu)。

CPO將光學(xué)組件集成進(jìn)光子集成電路（PIC），再與電子集成電路（EIC）共封裝在一顆芯片內(nèi)，用光路替代電路，從而降低功耗和延遲。PIC與EIC鍵合后的組件稱(chēng)為光學(xué)引擎（OE）。

傳統(tǒng)EIC測(cè)試是純電學(xué)測(cè)試，而PIC內(nèi)部包含耦合器、調(diào)制器、光電探測(cè)器、光學(xué)濾波器、光波導(dǎo)等大量光學(xué)組件。測(cè)試一個(gè)OE，需要同時(shí)具備電學(xué)、光學(xué)和光電交互三方面的專(zhuān)業(yè)能力，復(fù)雜度遠(yuǎn)超傳統(tǒng)芯片測(cè)試。

PIC測(cè)試需要測(cè)量插入損耗（IL）、偏振相關(guān)損耗（PDL）、響應(yīng)度、波導(dǎo)傳播損耗、光學(xué)串?dāng)_等參數(shù)，而這些參數(shù)目前沒(méi)有統(tǒng)一的測(cè)試標(biāo)準(zhǔn)。

還有一個(gè)更具體的物理難題：光學(xué)探針的精準(zhǔn)對(duì)準(zhǔn)。

將外部光從光纖導(dǎo)入OE光波導(dǎo)的過(guò)程叫做光耦合。單模光纖纖芯截面積約為78.5平方微米，而光波導(dǎo)截面積僅約0.099平方微米——兩者相差近800倍。沒(méi)有納米級(jí)的對(duì)準(zhǔn)精度，耦合損耗將極為巨大。

這意味著，光纖陣列必須在距晶圓或芯片表面保持精確間距的同時(shí)，對(duì)耦合器角度進(jìn)行微調(diào)，以最大化光功率傳輸，再依次掃描不同波長(zhǎng)范圍。這套操作目前仍依賴(lài)人工完成。

結(jié)果是：?jiǎn)晤wPIC芯片的100%檢測(cè)，平均耗時(shí)超過(guò)100秒。這是CPO芯片量產(chǎn)的核心卡點(diǎn)之一。

“EIC測(cè)試與PIC測(cè)試對(duì)比表”——對(duì)比測(cè)試原理、對(duì)準(zhǔn)精度、行業(yè)成熟度、主要探針卡廠商四個(gè)維度，圖源：TrendForce，下同

四個(gè)測(cè)試階段，最關(guān)鍵的是哪一步？

一顆CPO芯片從晶圓到系統(tǒng)，需要經(jīng)歷四個(gè)測(cè)試階段：

第一階段：PIC晶圓級(jí)測(cè)試（OWAT）——直流電學(xué)與光學(xué)基礎(chǔ)測(cè)試，包括光功率、損耗、暗電流等基本光學(xué)參數(shù)測(cè)量。

第二階段：EIC-PIC晶圓級(jí)測(cè)試——調(diào)制功能測(cè)試（電光、光電、光光），高速測(cè)試及S參數(shù)測(cè)量。

第三階段：OE級(jí)測(cè)試——全流程校準(zhǔn)、直流測(cè)試、高速測(cè)試、光學(xué)回路測(cè)試及S參數(shù)測(cè)量。這是確認(rèn)"已知良好光學(xué)引擎"（KGOE）的關(guān)鍵階段。

第四階段：先進(jìn)封裝模塊級(jí)測(cè)試——全系統(tǒng)功能驗(yàn)證與光學(xué)回路測(cè)試。

四個(gè)階段中，第一階段PIC晶圓級(jí)測(cè)試最為關(guān)鍵。

邏輯很直接：PIC通常采用成熟制程制造，而EIC則使用先進(jìn)制程，成本高昂。如果能在PIC與EIC鍵合之前，就在晶圓階段篩出缺陷品，就能避免將昂貴的EIC浪費(fèi)在有問(wèn)題的PIC上，大幅降低后續(xù)工序的損耗。

這就像流水線上的質(zhì)檢——越早發(fā)現(xiàn)問(wèn)題，損失越小。

"CPO制造流程與測(cè)試階段示意圖"——從晶圓驗(yàn)收測(cè)試到系統(tǒng)級(jí)測(cè)試的完整流程圖

設(shè)備商格局：巨頭補(bǔ)課，新玩家入場(chǎng)

CPO測(cè)試設(shè)備市場(chǎng)正在加速成形，傳統(tǒng)ATE（自動(dòng)測(cè)試設(shè)備）巨頭與光學(xué)測(cè)試專(zhuān)業(yè)廠商之間的整合是主線。

Advantest與FormFactor

傳統(tǒng)EIC測(cè)試市場(chǎng)由日本Advantest和美國(guó)Teradyne主導(dǎo)。CPO測(cè)試要求同時(shí)具備EIC和PIC測(cè)試能力，兩家巨頭均選擇與光學(xué)探針專(zhuān)業(yè)廠商合作來(lái)補(bǔ)齊短板。

Advantest的路徑是與FormFactor合作。2024年6月，Advantest聯(lián)合Jenoptik和Ayar Labs推出UFO探針卡，將電學(xué)和光學(xué)探針集成在同一張卡上，實(shí)現(xiàn)電光同步測(cè)試。其核心創(chuàng)新是對(duì)準(zhǔn)容差補(bǔ)償技術(shù)——通過(guò)對(duì)光學(xué)探針輸出光束進(jìn)行特殊整形，即使探針定位存在輕微誤差，光信號(hào)仍能進(jìn)入PIC耦合器，大幅縮短對(duì)準(zhǔn)時(shí)間。

2025年4月，Advantest與FormFactor進(jìn)一步推出V93000-Triton光子測(cè)試系統(tǒng)，配備9軸光子對(duì)準(zhǔn)功能和FormFactor的OptoVue Pro光學(xué)對(duì)準(zhǔn)系統(tǒng)。其CalVue技術(shù)通過(guò)獨(dú)特設(shè)計(jì)的逆向反射鏡觀測(cè)光纖陣列，結(jié)合自動(dòng)機(jī)器視覺(jué)算法實(shí)時(shí)校準(zhǔn)Z軸位移和光學(xué)定位，進(jìn)一步壓縮光纖對(duì)準(zhǔn)時(shí)間。

Teradyne與ficonTEC

Teradyne則通過(guò)收購(gòu)和合作雙管齊下。2025年，Teradyne收購(gòu)了Quantifi Photonics，并與德國(guó)ficonTEC（現(xiàn)為中國(guó)Robo Technik旗下子公司）合作。

2025年3月，雙方聯(lián)合推出業(yè)界首款高產(chǎn)量300毫米雙面晶圓探針測(cè)試系統(tǒng)。ficonTEC提供WLT-D2雙面晶圓測(cè)試平臺(tái)，具備50納米范圍的精密對(duì)準(zhǔn)能力，可同時(shí)在晶圓頂面進(jìn)行電學(xué)測(cè)試、底面進(jìn)行光學(xué)測(cè)試，提升測(cè)試效率。Teradyne則提供UltraFLEXplus ATE和IG-XL系統(tǒng)軟件。

后續(xù)推出的DLT-D1是雙面芯片級(jí)測(cè)試系統(tǒng)，最多可同時(shí)連接三個(gè)并行測(cè)試頭，提升吞吐量、降低測(cè)試成本。至此，ficonTEC形成了從晶圓級(jí)到芯片級(jí)的完整CPO測(cè)試產(chǎn)品線。

Keysight

Keysight是測(cè)量?jī)x器領(lǐng)域的全球領(lǐng)導(dǎo)者，同樣提供完整的PIC晶圓測(cè)試方案，并與FormFactor集成，兼容FormFactor的Velox探針控制軟件。

Keysight的N778x系列偏振合成器可在不同偏振態(tài)（SOP）之間快速切換，配合N7700100C偏振Lambda掃描軟件，通過(guò)矩陣方法推導(dǎo)IL、PDL、TE/TM IL等參數(shù)。這套方案無(wú)需偏振保持光纖，也無(wú)需在多個(gè)波長(zhǎng)點(diǎn)手動(dòng)預(yù)校正偏振，大幅提升測(cè)試效率。其SOP穩(wěn)定技術(shù)還能將輸入光的偏振態(tài)鎖定在特定點(diǎn)，確保整個(gè)波長(zhǎng)掃描過(guò)程中光耦合的穩(wěn)定性。

Chroma

Chroma是系統(tǒng)級(jí)測(cè)試（SLT）設(shè)備的全球領(lǐng)導(dǎo)者。其光電二極管老化與可靠性測(cè)試系統(tǒng)Model 58604/58604-C/58606系列，專(zhuān)為3D傳感器件、激光器、光電探測(cè)器、調(diào)制器等PIC組件的可靠性測(cè)試而設(shè)計(jì)。Model 58606每模塊層提供256個(gè)SMU通道，最多可配置7層，合計(jì)1792個(gè)通道。Chroma已宣布將利用其在SLT階段的光學(xué)測(cè)試專(zhuān)長(zhǎng)，投入CPO測(cè)試設(shè)備的研發(fā)。

Enlitech

2025年9月，Enlitech與iST合作推出Night Jar硅光芯片測(cè)試平臺(tái)。這是一套附加式高光譜成像分析系統(tǒng)，可直接安裝在任意品牌探針臺(tái)上，適用于WAT、CP、FT等各測(cè)試階段。

Night Jar解決的是一個(gè)長(zhǎng)期存在的行業(yè)痛點(diǎn)：此前，光波導(dǎo)中的漏光位置只能通過(guò)反射光粗略估計(jì)，只能獲得總體或平均光損耗值。Night Jar能夠精確定位漏光位置，并測(cè)量特定波導(dǎo)段或光學(xué)組件的量化IL值，支持晶圓級(jí)光損耗映射，幫助研發(fā)人員更快速準(zhǔn)確地識(shí)別缺陷，最終提升生產(chǎn)良率。

"CPO測(cè)試設(shè)備供應(yīng)鏈全景表"——涵蓋光學(xué)探針、計(jì)量?jī)x器與系統(tǒng)、自動(dòng)測(cè)試設(shè)備三大類(lèi)別的供應(yīng)商分布圖

市場(chǎng)機(jī)會(huì)窗口正在打開(kāi)

芯片設(shè)計(jì)日趨復(fù)雜，SoC測(cè)試難度持續(xù)上升，單顆芯片所需的測(cè)試站數(shù)量和總測(cè)試時(shí)間不斷增加，測(cè)試設(shè)備在半導(dǎo)體設(shè)備資本開(kāi)支中的占比隨之提升。隨著CPO芯片被納入產(chǎn)品組合，這一占比預(yù)計(jì)將進(jìn)一步走高。

CPO測(cè)試設(shè)備市場(chǎng)正在成形。從設(shè)備商格局來(lái)看，傳統(tǒng)自動(dòng)測(cè)試設(shè)備巨頭Advantest和Teradyne正通過(guò)并購(gòu)與合作快速補(bǔ)齊光學(xué)能力，Keysight、Chroma、Enlitech等則在各自細(xì)分領(lǐng)域占據(jù)位置。整個(gè)供應(yīng)鏈從光學(xué)探針、計(jì)量?jī)x器到自動(dòng)測(cè)試設(shè)備，正在圍繞CPO測(cè)試需求重新組織。