公眾號(hào)記得加星標(biāo)??，第一時(shí)間看推送不會(huì)錯(cuò)過(guò)。

Objective Analysis 的 Jim Handy 和 Palo Alto Electron 的 Jawad Nasrullah 在上周的 Chiplet 峰會(huì)上發(fā)表了預(yù)測(cè)，闡述了 Chiplet 市場(chǎng)的發(fā)展方向以及為什么需要 Chiplet 來(lái)加速 AI 的發(fā)展。

Handy指出，20世紀(jì)90年代的多芯片模塊（MCM）發(fā)展到90年代中期的多芯片封裝（MCP），隨后又發(fā)展到NAND閃存堆疊、堆疊芯片、大芯片（例如2011年左右Xilinx的切片式FPGA）、混合工藝（例如AMD的I/O芯片，其核心復(fù)合體位于中心）、采用TSV的HBM、混合鍵合（最初由YMTC和Sandisk等公司應(yīng)用于CMOS圖像傳感器）以及AMD的VCache技術(shù)。但這些都是Chiplet嗎？

圖 1. Chiplet目前在哪些領(lǐng)域應(yīng)用

就本次演示而言，Chiplet設(shè)計(jì)被定義為同一封裝內(nèi)的多個(gè)芯片，這些芯片使用針對(duì)封裝內(nèi)通信優(yōu)化的信號(hào)相互通信（這排除了上圖 1 中的前 3 個(gè)芯片）。

Handy 列出了使用Chiplet的九個(gè)令人信服的理由：

1、由于Reticle尺寸限制，設(shè)計(jì)尺寸過(guò)大，無(wú)法安裝在單個(gè)芯片上，因此需要將其分割到多個(gè)芯片上。

2、較大的芯片良率較低，因此使用更多更小的Chiplet更經(jīng)濟(jì)。

3、先進(jìn)工藝節(jié)點(diǎn)中大型設(shè)計(jì)（靠近光罩）的掩模成本可能在 3000 萬(wàn)美元到 5000 萬(wàn)美元之間。

4、Chiplet使芯片制造商能夠?qū)嘿F的工藝節(jié)點(diǎn)的使用限制在那些有利可圖的地方。

5、它們使生成更多 SKU 變得更加容易。

6、它們能以更低的非經(jīng)常性工程費(fèi)用加快產(chǎn)品上市速度。

7、它們能夠混合使用不同的晶圓技術(shù)，例如存儲(chǔ)器與邏輯電路，或光學(xué)器件。

8、有些技術(shù)不會(huì)隨著工藝節(jié)點(diǎn)的縮小而縮小（SRAM）。

9、Chiplet可以節(jié)省電能。

圖 2. 良率與die面積的關(guān)系

Xilinx 使用多個(gè)Chiplet來(lái)制造大型 FPGA，是有效制造大型芯片的一個(gè)范例。圖 2 展示了使用玻色-愛(ài)因斯坦曲線(xiàn)集計(jì)算出的良率圖。大型單芯片的良率最低，因此對(duì)于大型應(yīng)用（尤其是面向大型數(shù)據(jù)中心的 AI 應(yīng)用）而言，Chiplet是一種更具經(jīng)濟(jì)效益的解決方案。

圖 3. 大型單片芯片與小型Chiplet示例

Handy指出，圖3中的表格由AMD首席執(zhí)行官蘇姿豐展示，旨在說(shuō)明4芯片設(shè)計(jì)如何在成本僅為59%的情況下，提供更大的芯片面積和更優(yōu)的解決方案。僅在具有明顯優(yōu)勢(shì)時(shí)才使用昂貴的工藝節(jié)點(diǎn)也有助于降低成本。圖4（如下）顯示，SRAM的尺寸在5nm左右的工藝節(jié)點(diǎn)縮小后已基本停止。

圖 4. SRAM 單元已停止縮放

根據(jù)以上數(shù)據(jù)，如果可以將SRAM放置在成本更低、工藝更老的芯片上，并通過(guò)混合鍵合技術(shù)連接，那么就沒(méi)有理由在先進(jìn)的工藝中占用寶貴的面積來(lái)制造SRAM。AMD的Zen 5和Zen 5c設(shè)計(jì)就是利用不同的核心芯片和/或不同數(shù)量的核心芯片來(lái)更經(jīng)濟(jì)地生產(chǎn)新SKU的例子。

HBM 是運(yùn)用不同晶圓技術(shù)的一個(gè)例子，它將堆疊式 DRAM 工藝芯片與 CMOS 邏輯基片芯片相結(jié)合。CMOS 圖像傳感器 (CIS) 是另一個(gè)例子。未來(lái)還將出現(xiàn)更多類(lèi)型的存儲(chǔ)器——MRAM、ReRAM（電阻式）和 FRAM（鐵電式）的出現(xiàn)，由于它們不會(huì)限制設(shè)計(jì)中其他部分的工藝，因此增加了應(yīng)用的可能性。

電容是速度和低功耗的克星。對(duì)處理器而言，一切看起來(lái)都像電容——內(nèi)存插槽、總線(xiàn)、DRAM 和擴(kuò)展通道都需要消耗大量能量來(lái)擺動(dòng)這些信號(hào)線(xiàn)。而走線(xiàn)在中介層上的信號(hào)線(xiàn)則具有更好的（更低的）電容特性。

圖 5. 規(guī)模經(jīng)濟(jì)降低成本

規(guī)模經(jīng)濟(jì)降低成本。DRAM 與 NAND 的競(jìng)爭(zhēng)推動(dòng)了 SSD 的誕生。同樣的現(xiàn)象也推動(dòng)了 UCIe 的發(fā)展，它是規(guī)模擴(kuò)大和 I/O 設(shè)計(jì)成本降低的副產(chǎn)品。

圖 6. 英偉達(dá)數(shù)據(jù)中心收入飆升

圖 7. 所有這些人工智能支出是否可持續(xù)

英偉達(dá)的數(shù)據(jù)中心收入飆升，超大規(guī)模數(shù)據(jù)中心的資本支出在 2025 年超過(guò) 700 億美元，約為 2024 年的兩倍。人工智能支出在超大規(guī)模數(shù)據(jù)中心收入中的占比也更高，過(guò)去五年中，其收入占比大約翻了一番。

Handy指出，Chiplet本身并不會(huì)創(chuàng)造新的市場(chǎng)，但它們正在推動(dòng)人工智能的發(fā)展。Chiplet是一種賦能技術(shù)，他預(yù)計(jì)混合鍵合技術(shù)將會(huì)成為一項(xiàng)非常重要的技術(shù)。

報(bào)告最后預(yù)測(cè)，到2031年，芯片市場(chǎng)規(guī)模將達(dá)到6000億美元，與2025年半導(dǎo)體總收入大致相當(dāng)。因此，在人工智能系統(tǒng)巨額資本支出的推動(dòng)下，芯片市場(chǎng)滲透率將繼續(xù)增長(zhǎng)。

圖 8. Chiplet 預(yù)測(cè)

（來(lái)源：編譯自semiengineering）

*免責(zé)聲明：本文由作者原創(chuàng)。文章內(nèi)容系作者個(gè)人觀(guān)點(diǎn)，半導(dǎo)體行業(yè)觀(guān)察轉(zhuǎn)載僅為了傳達(dá)一種不同的觀(guān)點(diǎn)，不代表半導(dǎo)體行業(yè)觀(guān)察對(duì)該觀(guān)點(diǎn)贊同或支持，如果有任何異議，歡迎聯(lián)系半導(dǎo)體行業(yè)觀(guān)察。

今天是《半導(dǎo)體行業(yè)觀(guān)察》為您分享的第4328期內(nèi)容，歡迎關(guān)注。

加星標(biāo)??第一時(shí)間看推送

求推薦